

Министерство образования Республики Беларусь
Учреждение образования
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ

Кафедра ЭВМ

В.С. Тимошенко, С.А. Байрак

Конспект лекций по курсу
«Схемотехника»

Минск – 2007

Содержание

ВВЕДЕНИЕ.....	4
Цели и задачи дисциплины, ее место в учебном процессе.....	5
Основные определения.....	6
Типы сигналов.....	8
Классификация элементов ЭВМ.....	9
Характеристики логических элементов.....	10
Статические параметры логических элементов.....	11
Динамические параметры логических элементов.....	13
Схемотехника логических элементов ЭВМ.....	17
Диодно-транзисторная логика.....	17
Транзисторно-транзисторные логические элементы.....	24
Транзисторные логические элементы, связанные эмиттерами (ЭСЛ-элементы).....	31
Инжекционная интегральная схемотехника.....	38
Логические элементы на полевых транзисторах.....	42
Преобразователи уровней.....	60
Программируемые логические матрицы.....	71
схемотехника оптоэлектронных компонентов.....	74
Физические основы использования элементов информационных систем в оптическом диапазоне.....	74
Полупроводниковые источники излучения.....	78
Полупроводниковые приемники излучения.....	80
Оптроны и оптоэлектронные микросхемы.....	88
Схемотехника триггерных схем.....	93
Основные понятия. Обобщенная схема триггера.....	93
Классификация триггеров.....	97
Основные параметры.....	99
Асинхронные RS-триггеры.....	100
Синхронные RS-триггеры.....	104
D-триггеры.....	106
Счетный T-триггер.....	108
Триггеры с динамическим управлением.....	111
Двухступенчатые триггеры.....	111
JK-триггер.....	112
Синхронные двухступенчатые триггеры.....	115
Особенности построения интегральных триггеров.....	116
Схемотехника функциональных узлов ЭВМ.....	120
Регистры.....	121
Счетчики.....	144
Дешифраторы.....	158
Шифраторы.....	166
Демультимплексоры.....	168
Мультимплексоры.....	170
Компараторы.....	173
Сумматоры.....	177
Преобразователи кода.....	189
Элементы интегральных запоминающих устройств.....	191
Введение.....	191
Основные характеристики запоминающих устройств.....	192
Классификация запоминающих устройств.....	194
Постоянные запоминающие устройства(ПЗУ).....	208

Элементы статических ОЗУ с произвольной выборкой на транзисторах МДП-типа.....	224
Элементы динамических ЗУПВ на транзисторах МДП-типа.....	231
Энергонезависимые элементы ОЗУ. Сегнетоэлектрические ЗУПВ.....	237
Заключение.....	241
Аналоговые преобразователи информации на основе операционных усилителей (ОУ).....	242
Принцип выполнения математических операций с использованием ОУ.....	247
Перемножители напряжения.....	260
Устройства деления и умножения.....	263
Устройства умножения и деления косвенного действия.....	264
Генераторы и одновибраторы.....	266
Параметры и характеристики выходных колебаний генераторов. Временное представление сигналов в общем виде. Графическая интерпретация. Мощность и энергия колебаний.....	266
Частотный, амплитудно-частотный, фазочастотный и энергетический спектры колебаний. Корреляционная функция колебаний. Время корреляции.....	269
Классификация генераторов. Автогенераторы типа LC и RC. Схемы генераторов гармонических колебаний на логических элементах с использованием кварцевого резонатора. Параметры генераторов. Принцип работы.....	276
Мультивибраторы. Генератор импульсов треугольной формы. Ждущий генератор (одновибратор). Генератор пилообразного напряжения. Область применения.....	285
Компараторы на основе ОУ. Параметры компараторов. Схемы компараторов. Область применения компараторов на основе ОУ.....	293
Устройства и системы цифро-аналогово и аналого-цифрового преобразования сигналов.....	300
Введение.....	300
Дискретизация сигналов. Теорема В.А. Котельникова. Критерий Н.А. Железнова, выбор шага квантования. дисперсия ошибки квантования, шум квантования. Закон распределения ошибки квантования. мера количества информации. Утверждение р. Хартли.....	301
Узлы цифроаналоговых средств сопряжения.....	306
Основные характеристики ЦАП и АЦП.....	308
Схема выборки-хранения. Микроэлектронные цифроаналоговые и аналого-цифровые преобразователи. Цифроаналоговые преобразователи с взвешенными сопротивлениями. ЦАП на основе резистивной матрицы R-2R.....	311
Аналого-цифровые преобразователи (АЦП) последовательного преобразования. АЦП поразрядного уравнивания. АЦП двойного интегрирования.....	321
АЦП параллельного преобразования.....	327
Активные фильтры.....	332
Аппроксимация характеристик активных фильтров.....	339
Расчёт и реализация активных фильтров.....	342

1.ВВЕДЕНИЕ

К основным видам информации относятся: *технологическая*, представляющая собой поток физических параметров – напряжения, тока, частоты, скорости движения и т.п., характеризующих преобразование сырья в готовую продукцию; *экономическая*, представляющая собой совокупность числовых показателей, таблиц, нормативов и т.п.; *научная*, представляющая, как правило, рефераты книг, отчетов, патентов и т.д.; *социальная, культурная, медицинская, спортивная* и т.п. виды информации.

К какому бы виду ни относилась информация, для возможности ее обработки на ЭВМ она должна быть закодирована (переведена) в дискретную (цифровую) форму и в виде данных поданы в информационную систему. При этом информация аналоговая, т.е. непрерывная (например, изменяющееся во времени напряжение постоянного тока), то ее предварительно надо дискретизировать, т.е. заменить ступенчатой функцией, имеющей постоянные значения на отрезках Δt времени, называемых шагом дискретизации (тактами). Значения функции на отдельных тактах могут быть закодированы в цифровой форме.

Схемотехника – научно-техническое направление, которое занимается анализом и синтезом интегральных схем в интересах выполнения ими оптимальных функций (операций).

Схемотехника – развитие элементной базы компьютерных систем, сетей, устройств, узлов и элементов.

Выделяют три области: алгоритмическую, программную и техническую. Техническую подготовку инженера-системотехника определяет ряд специальных технических дисциплин. Им предшествует изучение элементов компьютерных систем.

В компьютерной технике можно выделить следующие основные компоненты: средства получения, сбора, ввода информации (датчики, терминалы, читающие автоматы и т.п.), средства хранения информации

(машинная память, базы и банки данных и т.п.); средства обработки и преобразования информации (процессоры, многопроцессорные системы, интерфейсы и т.п.); средства представления, отображения и вывода информации (дисплеи, индикаторы, табло, графопостроители и т.п.).

Основой для создания перечисленных компонентов является элементная база, в состав которой входят чрезвычайно разные по сложности микросхемы – от логических элементов, выполняющих простейшие операции, до сложнейших программируемых кристаллов, содержащих миллионы логических элементов. Элементная база изменяется динамично и эффективно.

1.1. Цели и задачи дисциплины, ее место в учебном процессе

Цель курса состоит в изучении:

- ♦ схемотехники логических полупроводниковых и оптоэлектронных элементов вычислительных машин, систем и сетей;
- ♦ схемотехники триггерных схем;
- ♦ элементов, ячеек памяти запоминающих устройств;
- ♦ схемотехники операционных узлов и устройств вычислительных машин;
- ♦ схем генераторов на основе логических элементов и операционных усилителей;
- ♦ схемотехники устройств обработки и преобразования аналоговых сигналов;
- ♦ элементов на новых приборах и компонентах.

Курс базируется на сведениях, излагаемых в дисциплинах: электротехника, электронные приборы, арифметические и логических основы ВТ.

Задачей курса является получение студентами знаний о принципах работы и расчёта, схемотехнического проектирования элементов и узлов ЭВМ, особенностей их применений.

В результате изучения курса студент должен:

- ♦ знать схемы полупроводниковых и специальных элементов современных ЭВМ, устройств преобразования информации,

сравнительные свойства и области применения различных элементов, тенденции развития элементной базы ЭВМ и влияние её на развитие микроэлектроники;

- ♦ уметь выбирать тип элементов для проектирования различных устройств ЭВМ на основе анализа параметров и характеристик элементов и технических условий на проектируемые схемы, уметь анализировать и синтезировать схемы ЭВМ различной сложности;

- ♦ иметь навыки измерения параметров, поиска неисправностей, наладки и испытания устройств, выполненных на основе систем элементов.

1.2. Основные определения

Цифровое устройство – устройство, предназначенное для приема, обработки и выдачи информации, представленной цифровым кодом. Любое цифровое устройство, в том числе и ЭВМ, состоит из совокупности элементов - наименьших функциональных частей, на основе которых осуществляется его логическое проектирование и техническая реализация. Элементы цифровых устройств выполняют одну или несколько простейших логических или вспомогательных операций и представляют собой некоторую совокупность определенным образом соединенных компонентов.

Компонентами элементов цифровых устройств являются резисторы, конденсаторы, диоды, транзисторы и интегральные микросхемы (ИМС) различной степени интеграции.

По функциональным признакам все технические средства можно разделить на элементы, устройства (узлы) и системы.

Элемент – это простейшая схема, предназначенная для одной функциональной операции с сигналом, как носителем информации: получение, преобразование, хранение, усиление, передача сигнала.

Устройство (узел) – совокупность элементов, предназначенных для выполнения, как правило, над совокупностью сигналов – кодом – таких функций, как запоминание кода, его преобразование, расшифровка и т.п.

Устройством называют и техническое средство, состоящее из ряда узлов: например, запоминающее устройство, арифметическое устройство, устройство ввода-вывода.

Система – это совокупность устройств, осуществляющая весь комплекс по обработке информации, например: ЭВМ, информационно-поисковая система, база данных и т.п.

Типовой элемент замены (ТЭЗ) – печатная плата ЭВМ, содержащая десятки микросхем (т.е. узлов).

Технические средства могут быть осуществлены на элементах, работающих на различных физических принципах: электронных, магнитных, пневматических, оптических, оптоэлектронных, химических и т.п.

Материальным носителем информации является сигнал.

Сигнал – это изменение физических величин. Широко используется электрический сигнал, который представлен изменением напряжения во времени или током.

По функциональному назначению различают:

- ♦ аналоговые (непрерывные);
- ♦ цифровые, которые представлены соответствующим кодом.

Устройства, которые обрабатывают аналоговые сигналы, называются аналоговыми устройствами и имеют высокое быстродействие. Отличаются низкой **помехоустойчивостью** (способность устройства, системы противодействовать воздействию помеховых сигналов и выполнять заданную операцию).

Аналоговый сигнал представляет собой функцию времени:

$$u(t) = E_0 U(t) e^{i(\omega_0 t + \varphi_0)},$$

где E_0 - амплитуда аналогового сигнала;

φ_0 - начальная фаза сигнала;

$U(t)$ – закон управления (модуляции) гармонических колебаний с частотой ω_0 .

Недостатком аналогового сигнала является низкая помехоустойчивость, поэтому применяются цифровые сигналы.

Для представления аналоговых сигналов в цифровую форму (код) применяются аналого-цифровые преобразователи (АЦП), а для обратного преобразования используются цифро-аналоговые преобразователи (ЦАП).

1.3. Типы сигналов

По способу кодирования обрабатываемой информации элементы цифровых устройств подразделяются на потенциальные, импульсные, импульсно-потенциальные, динамические и фазовые.

В потенциальных элементах входные и выходные переменные кодируются различными уровнями электрического потенциала. Один из этих уровней принимается за 1, другой за 0. Если за 1 принят высокий уровень, а за 0 – низкий, то обработка информации осуществляется в положительной логике (рис. 1,а). При противоположном кодировании уровней имеет место отрицательная логика.

В импульсных элементах 1 представляется наличием импульса напряжения или тока в начале такта, а 0 - отсутствием импульса (рис. 1,б). Импульсные сигналы характеризуются постоянной длительностью $t_{\text{и}} < T$ и не зависят от частоты смены информации (T – длительность машинного такта).

Импульсно-потенциальные элементы могут работать как с потенциальными, так и с импульсными сигналами, причем, входные переменные обычно имеют импульсный характер.

В динамических элементах 1 представляется пачкой импульсов (рис. 1,в) или возобновляемым (регенерируемым) через необходимый интервал времени потенциалом, а 0 – отсутствием импульсов или потенциала.

В фазовых элементах используются сигналы в виде синусоидальных напряжений, а значения 1 и 0 двоичных переменных кодируются фазой синусоидальных напряжений относительно опорного напряжения. Такой принцип кодировки находит применение в устройствах аналого-цифрового типа.




Рис. 1.

В зависимости от вида сигнала различают технические средства потенциальные, импульсные, динамические.

1.4.Классификация элементов ЭВМ

По функциональному назначению элементы цифровых устройств делят на логические, запоминающие, индикации и вспомогательные (специальные).

Логическими называют такие элементы, в которых в процессе преобразования входных переменных изменяется логическое содержание информации. Они могут быть комбинационными и последовательностными. В комбинационных логических элементах выходной сигнал в любой момент времени является функцией только входных сигналов. Выходной сигнал последовательностных элементов зависит не только от входных сигналов, но и от внутреннего состояния ИМС, предшествовавшего рассматриваемому моменту времени.

По виду реализуемой логической функции логические элементы (ЛЭ) условно подразделяют на элементы одноступенчатой логики, реализующие функции И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, и на элементы двухступенчатой логики, реализующие функции И-ИЛИ, ИЛИ-И, И-ИЛИ-НЕ, ИЛИ-И-НЕ и др.

Запоминающие элементы предназначены для хранения (запоминания) информации, представленной в цифровом коде.

Вспомогательные (специальные) элементы цифровых устройств предназначены для электрического и временного согласования логических и запоминающих ИМС. К ним относятся усилители, формирователи и генераторы электрических импульсов, элементы временной задержки, преобразователи уровней напряжений и токов и др.

Элементы индикации служат для визуального отображения состояний цифровых устройств.

По способу передачи информации логические элементы делятся на асинхронные и синхронные.

В асинхронных логических элементах передача информации определяется лишь собственным временем задержки элементов. В синхронных, или тактируемых элементах информация передается в определенные моменты времени, устанавливаемые тактовой частотой работы устройства.

По принципу построения (схемотехнике) логической схемы различают ИМС:

- ♦ диодно-транзисторной логики (ДТЛ);
- ♦ транзисторно-транзисторной логики (ТТЛ);
- ♦ транзисторно-транзисторной логики с диодами и транзисторами Шоттки (ТТЛШ);
- ♦ эмиттерно-связанной логики на переключателях тока (ЭСЛ);
- ♦ интегральной инжекционной логики (И²Л);
- ♦ логики на МДП и КМДП-транзисторах.

В последнее время получило развитие новое направление - ИМС на основе арсенида галлия.

1.5. Характеристики логических элементов

Основными характеристиками ЛЭ являются передаточная $U_{\text{вых}} = f(U_{\text{вх}})$, входная $I_{\text{вх}} = f(U_{\text{вх}})$ и выходная $I_{\text{вых}} = f(U_{\text{вых}})$. Вид этих характеристик зависит от типа ЛЭ (ТТЛ, ЭСЛ, КМДП) и может изменяться под воздействием дестабилизирующих факторов (температуры, напряжения питания, числа подключенных нагрузок и др.)

Важнейшей из названных характеристик является передаточная. Она снимается для одного входа ЛЭ и характеризует инвертирующее (рис. 2,а) или неинвертирующее (рис 2,б) включение этого элемента.

Напряжения в точках а и в, в которых модуль коэффициента усиления по напряжению

$$K_u = |dU_{\text{ВЫХ}}/dt| \text{ (при } U_{\text{ВХ}} = U_{\text{ВЫХ.ПОР}}^0) = dU_{\text{ВЫХ}}/dt \text{ (при } U_{\text{ВХ}} = U_{\text{ВХ.ПОР}}^1) = 1,$$

называются пороговыми.




Рис. 2.

1.6. Статические параметры логических элементов

Параметры ЛЭ цифровых интегральных схем разделяются на параметры статического и динамического режимов работы.

К основным параметрам статического режима относятся:

выходные и входные напряжения высокого и низкого уровней

$$U_{\text{ВЫХ}}^1, U_{\text{ВХ}}^1, U_{\text{ВЫХ}}^0, U_{\text{ВХ}}^0.$$

Поскольку в цифровых устройствах входы одних ИМС подключаются (в большинстве случаев) непосредственно к выходам других, должны выполняться условия:

$$U_{\text{ВЫХ}}^1 = U_{\text{ВХ}}^1 = U^1; U_{\text{ВЫХ}}^0 = U_{\text{ВХ}}^0 = U^0;$$

выходные и входные токи высокого и низкого уровней

$$I_{\text{ВЫХ}}^1, I_{\text{ВХ}}^1, I_{\text{ВЫХ}}^0, I_{\text{ВХ}}^0;$$

токи потребления в состоянии логического 0 и логической 1 на выходе

ИМС

$$I_{\text{пот}}^0, I_{\text{пот}}^1;$$

мощность, потребляемая ИМС от источника питания, в состоянии «включено» (логический 0 на выходе ИМС) P^0 и в состоянии «выключено» (логическая 1 на выходе ИМС) P^1 . Если $P^0 \neq P^1$, то в технических условиях (ТУ) или в паспорте ИМС приводится среднее значение потребляемой мощности в статическом режиме

$$P_{\text{ср}} = (P^0 + P^1)/2.$$

Разность пороговых напряжений

$$U_{\text{л}} = U_{\text{вых.пор}}^1 - U_{\text{вых.пор}}^0$$

называется логическим перепадом.

Максимально допустимое значение амплитуды потенциальной помехи, не вызывающей сбоя (ложного переключения) в цифровой схеме, называется помехоустойчивостью и определяется выражениями:

$$U_{\text{п}}^+ = U_{\text{вх.пор}}^0 - U_{\text{вых.пор}}^0;$$

$$U_{\text{п}}^- = U_{\text{вых.пор}}^1 - U_{\text{вх.пор}}^1;$$

$$(U_{\text{п}}^+ + U_{\text{п}}^-)/2 = (U_{\text{вх.пор}}^0 - U_{\text{вых.пор}}^0 + U_{\text{вых.пор}}^1 - U_{\text{вх.пор}}^1)/2 = (U_{\text{л}} - U_{\text{з.н}})/2,$$

где $U_{\text{з.н}} = (U_{\text{вх.пор}}^1 - U_{\text{вх.пор}}^0)$ - ширина зоны неопределенности.

Из уравнений следует, что для увеличения статической помехоустойчивости ЛЭ необходимо уменьшать ширину зоны неопределенности и увеличивать логический перепад. Уменьшение ширины зоны неопределенности достигается увеличением крутизны передаточной характеристики в режиме переключения. Для увеличения логического перепада необходимо исключить изменение выходного напряжения в режимах «включено» и «выключено», вызываемое изменением входного напряжения. В этом случае напряжение логического перепада будет ограничено только напряжением источника питания:

$$U_{\text{л}} \leq E_{\text{п}}.$$

При сопоставлении передаточных характеристик ЛЭ разных типов часто пользуются не абсолютными значениями статической помехоустойчивости, а

их отношениями к минимальному логическому перепаду:

$$K_{\Pi}^{+} = U_{\Pi}^{+} / U_{\text{л}}; K_{\Pi}^{-} = U_{\Pi}^{-} / U_{\text{л}}.$$

Чем ближе передаточная характеристика к идеальной, тем ближе значения этих коэффициентов к 0,5.

Эффективным способом повышения статической помехоустойчивости ЛЭ является получение гистерезисной передаточной характеристики (рис. 3,а). При этом

$$U_{\Pi} = (U_{\Pi}^{+} + U_{\Pi}^{-})/2 = (U_{\text{вх.пор}}^0 - U^0 + U^1 - U_{\text{вх.пор}}^1)/2 = (U_{\text{л}} - U_{\Gamma})/2,$$

где U_{Γ} - напряжение гистерезиса.




Рис. 3.

На рис. 3,б показана зависимость допустимой амплитуды импульсной помехи ($U_{\text{п.и}}$) от ее длительности ($t_{\text{п.и}}$). При превышении длительности импульсной помехи значения $t_{\text{п.и}2}$ импульсная помехоустойчивость приближается к статической, а при помехах длительностью $t_{\text{п.и}} < t_{\text{п.и}1}$ ЛЭ оказывается нечувствительным к их амплитудам.

В ТУ характеристика импульсной помехоустойчивости из-за отсутствия надежных критериев ее оценки при массовом производстве и ее зависимости от условий работы не приводится.

1.7.Динамические параметры логических элементов

Параметры, зависящие от времени, называются динамическими. Основными из них являются:

$t_{зд.р}^{1,0}$ – время задержки распространения сигнала при включении ЛЭ ;

$t_{зд.р}^{0,1}$ – время задержки распространения сигнала при выключении ЛЭ.

Часто пользуются усредненным параметром - средним временем задержки ЛЭ, определяемом как

$$t_{зд.р.ср.} = (t_{зд.р}^{1,0} + t_{зд.р}^{0,1})/2;$$

$t^{1,0}$ – длительность отрицательного фронта (спада) выходного импульса напряжения;

$t^{0,1}$ – длительность положительного фронта (нарастания) импульса выходного напряжения;

$t_{зд.вкл}$ – время задержки включения ЛЭ ;

$t_{зд.выкл}$ – время задержки выключения ЛЭ.

Методика определения этих параметров поясняется рис. 4, на котором показаны импульсы на входе и выходе инвертора.

К динамическим параметрам относятся также максимальная рабочая частота $F_{\max}$, при которой сохраняется работоспособность ЛЭ, и динамическая мощность $P_{\text{дин}}$. Эта мощность обусловлена расходом энергии источника питания на перезарядку паразитных емкостей, пересчитанных к выходу ЛЭ, при его переключениях из 0 в 1 и из 1 в 0. С ростом частоты значение $P_{\text{дин}}$ увеличивается.




Рис. 4.

Ряд параметров учитывает как статику, так и динамику. Такие параметры

называются интегральными. К ним относятся полная потребляемая мощность

$$P_{\text{пот}} = P_{\text{ср}} + P_{\text{дин}}$$

и работа или энергия переключения

$$A_{\text{пер}} = P_{\text{пот}} t_{\text{зд.р.ср.}}$$

При заданной технологии и схемотехнике (т. е. при заданном значении $A_{\text{пер}}$) можно создавать различные серии ИМС, обладающие либо высоким быстродействием (малое $t_{\text{зд.р.ср.}}$) и большой потребляемой мощностью, либо низким быстродействием и малой потребляемой мощностью.




Рис. 5.

Таким образом, увеличение быстродействия ЛЭ при заданной технологии и схемотехнике неизбежно сопровождается увеличением потребляемой мощности.

По соотношению $P_{\text{ср}}$ и $P_{\text{дин}}$ все элементы цифровых интегральных схем (ЦИС) подразделяются на две группы. К первой группе относятся элементы, у которых $P_{\text{ср}} \gg P_{\text{дин}}$. У таких элементов в некотором диапазоне частот наблюдается слабая зависимость $P_{\text{пот}}$ от частоты (рис. 5). Ко второй группе относятся элементы у которых $P_{\text{ср}} \ll P_{\text{дин}}$. Для этих элементов зависимость $P_{\text{пот}}$ от частоты близка к линейной. Элементы второй группы являются более совершенными, так как у них сведен до минимума расход мощности в статическом режиме (например, в режиме хранения информации).

Энергия переключения характеризует уровень развития технологии, схемотехники и качество ИМС. По мере их совершенствования значение параметра $A_{\text{пер}}$ (измеряется в пикоджоулях) уменьшается примерно на 1,5 порядка в десятилетие. Для ЛЭ микросхем малой и средней степени интеграции

$A_{\text{пер}} = 1 \dots 10$ пДж, а для ЛЭ в БИС и СБИС $A_{\text{пер}} = 0,01 \dots 1$ пДж.

Помимо статических, динамических и интегральных параметров элементы ЦИС характеризуются также схемотехническими и конструктивными параметрами:

- ♦ коэффициентом разветвления по выходу $K_{\text{раз}}$ – максимальным числом единичных нагрузок, которые можно одновременно подключить к выходу элемента. Под единичной нагрузкой подразумевается один вход базового элемента этой же серии. Чем больше значение $K_{\text{раз}}$, тем меньшее число ЛЭ потребуется для построения сложного цифрового устройства. Однако с ростом $K_{\text{раз}}$ снижаются помехоустойчивость и быстродействие. Уменьшение помехоустойчивости ЛЭ на биполярных транзисторах происходит из-за увеличения выходных токов при увеличении числа подключённых нагрузок вследствие снижения уровня напряжения U^1 и повышения уровня напряжения U^0 . Снижение быстродействия обусловлено увеличением ёмкости нагрузки. Поэтому в одной серии микросхем малой, средней и большой степени интеграции содержатся ЛЭ, имеющие $K_{\text{раз}} = 4 \dots 25$;

- ♦ коэффициентом объединения по входу $K_{\text{об}}$, равным числу входов ЛЭ. С увеличением значения этого коэффициента расширяются логические возможности элементов, однако при этом ухудшается их быстродействие. Поэтому число входов большинства ЛЭ не превышает $3 \dots 4$, а при необходимости увеличения числа входов применяют специальные ЛЭ – расширители;

- ♦ типом и габаритами корпуса;
- ♦ количеством выводов корпуса;
- ♦ надёжностью, определяемой интенсивностью или частотой отказов

$$\lambda = n/(NT)$$

где: N – общее число элементов, подвергающихся испытанию;

T – время испытаний;

n – число элементов, вышедших из строя за время испытания. Для

современных ИМС $\lambda = (10^{-7} \dots 10^{-9}) \cdot \text{ч}^{-1}$.

Все параметры ИМС зависят от температуры. Поэтому указывают диапазон температур $T_{\min} \dots T_{\max}$, в пределах которых отклонения параметров от их номинальных значений не превышают допустимые. Обычно $T = -60 \dots +125^\circ\text{C}$, а для ИМС, предназначенных для работы в менее жестких условиях, $T = -10 \dots +70^\circ\text{C}$.

К технико-экономическим параметрам относятся: стоимость ИМС; процент выхода годных ИМС при изготовлении; степень интеграции; функциональная сложность, характеризующая число условных логических преобразований, выполняемых ИМС.

2.СХЕМОТЕХНИКА ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ ЭВМ

2.1.Диодно-транзисторная логика

Входная логика диодно-транзисторного ЛЭ (ДТЛ) образована ЛЭ ДРЛ, а выходным каскадом является инвертор на биполярном транзисторе, выполняющий функцию НЕ и работающий в режиме электронного ключа. Поскольку режим работы транзистора определяется напряжением на эмиттерном переходе, то для анализа схем, содержащих биполярные транзисторы, удобно пользоваться не реальной, а аппроксимированной ВАХ эмиттерного перехода (рис. 6). Напряжение $U_{БЭз} \approx 0,6 \text{ В}$ называется напряжением запирания (отпираания) транзистора или порогом отпираания. При $U_{БЭ} \leq U_{БЭз}$ транзистор считается закрытым и токи его электродов отсутствуют ($I_B = I_K = I_E = 0$). При $U_{БЭ} > U_{БЭз}$ транзистор открыт и может находиться в активном режиме или режиме насыщения. В этих режимах работы транзистора изменения токов его электродов происходят при незначительном изменении напряжения $U_{БЭ}$. В большинстве случаев можно считать, что напряжение на эмиттерном переходе транзистора, находящегося в активном режиме $U_{БЭо}$ или режиме насыщения ($U_{БЭ.нас}$) одинаковы и составляют $0,7 \dots 0,8 \text{ В}$. Транзистор, находящийся в режиме насыщения, имеет наименьшее сопротивление между электродами коллектор - эмиттер ($R_{КЭнас}$ не превышает $10 \dots 15 \text{ Ом}$) и наименьшее

напряжение между этими электродами: $U_{КЭнас} = 0,1 \dots 0,4 \text{ В}$.




Рис. 6.

Параметры ЛЭ ДТЛ во многом определяются параметрами выходного каскада (инвертора), поэтому целесообразно рассмотреть физические процессы, происходящие в инверторе, работающем в режиме электронного ключа.

Схема базового логического элемента ДТЛ с простым инвертором приведена на рис. 7,а. Работает он следующим образом.




Рис. 7.

Если на оба входа поданы напряжения высокого уровня $U_{BX1} = U_{BX2} = U^1$, то оба входных диода $VD1$ и $VD2$ закрыты. Ток, протекающий от источника питания E_n по цепи $+E_n \rightarrow R1 \rightarrow VD3 \rightarrow VD4 \rightarrow R2 \rightarrow$ корпус ($-E_n$), создает на резисторе $R2$ напряжение, переводящее транзистор VT выходного каскада в режим насыщения, и на выходе ЛЭ появляется напряжение низкого уровня $U_{ВЫХ} = U^0 \leq 0,4 \text{ В}$. Если хотя бы на один из входов подано напряжение низкого уровня (например $U_{BX1} = U^0$), то соответствующий входной диод ($VD1$) открывается, и ток от источника питания протекает через резистор $R1$ и открытый диод ($VD1$). В точке A создается низкое напряжение $U_A = U_{до1} + U_{BX1}^0 \leq 1 \text{ В}$, и

диоды VD3 и VD4, называемые диодами смещения, оказываются закрытыми. Потенциал базы транзистора VT понижается до значения $U_{БЭ} < U_{БЭз}$, и он переходит в режим отсечки. На выходе ЛЭ устанавливается напряжение высокого уровня $U_{вых} = U^1 \approx E_{п}$. Таким образом, рассмотренный базовый ЛЭ в ПЛ реализует операцию И-НЕ и обозначается, как показано на рис. 7,б.

Резистор R2 (рис. 7,а) способствует рассасыванию избыточного заряда, накопленного в базе транзистора VT, при переходе VT из насыщенного состояния в закрытое, и обеспечивает его запираение при низком напряжении хотя бы на одном из входов ЛЭ.

Для осуществления более надежного запираения транзистора нижний вывод резистора R2 иногда подключают не к корпусу, как показано на рис. 7,а, а к дополнительному отрицательному источнику смещения $E_{см} \approx -0,5$ В.

При $U_{вх} = U_{пор}^0$ входные диоды VD1, VD2 и диоды смещения VD3, VD4 открыты, а транзистор VT закрыт, но напряжение на его эмиттерном переходе, создаваемое током диодов смещения на резисторе R2, близко к порогу отпираения транзистора $U_{БЭз}$. Следовательно, для этого случая справедливым является уравнение

$$U_{пор}^0 + U_{вх.д.о} = U_{д.о3} + U_{д.о4} + U_{БЭз},$$

или

$$U_{пор}^0 = U_{д.о3} + U_{д.о4} + U_{БЭз} - U_{вх.д.о}.$$

При $U_{вх} = U_{пор}^1$ диоды смещения и транзистор открыты, а входные диоды ещё закрыты, но напряжения на них близки к пороговому $U_{вх.д.з}$, т.е.

$$U_{пор}^1 + U_{вх.д.з} = U_{д.о3} + U_{д.о4} + U_{БЭз}.$$

Из этого уравнения следует

$$U_{пор}^1 = U_{д.о3} + U_{д.о4} + U_{БЭз} - U_{вх.д.з}$$

Технология изготовления базового элемента ДТЛ такова, что падение напряжения на открытых входных диодах VD1 и VD2 меньше, чем на открытых диодах смещения VD3 и VD4. Благодаря этому увеличивается помехозащищенность таких ЛЭ.

Например, если известно, что падения напряжений на открытых диодах

смещения $U_{д.оз} = U_{д.оч} = 0,8 \text{ В}$, на открытых входных диодах $U_{вх.д.о} = 0,7 \text{ В}$, пороговое напряжение диодов и транзисторов $U_{д.з} = U_{БЭз} = 0,6 \text{ В}$ (рис. 7, а), то пороговые напряжения ЛЭ ДТЛ будут равны:

$$U_{Вх}^0_{пор} = U_{д.оз} + U_{д.оч} + U_{БЭз} - U_{Вх.д.о} = 0,8 + 0,8 + 0,6 - 0,7 = 1,5 \text{ (В)},$$

$$U_{Вх}^1_{пор} = U_{д.оз} + U_{д.оч} + U_{БЭз} - U_{Вх.д.з} = 0,8 + 0,8 + 0,6 - 0,6 = 1,6 \text{ (В)}.$$

С ростом частоты переключений транзистора на форму выходных импульсов заметное влияние оказывает емкость нагрузки C_n , включающая в себя выходную емкость инвертора, емкость монтажа и входную емкость нагрузочного элемента. До момента времени t_1 (рис. 8) транзистор открыт и насыщен, напряжение на его выходе имеет низкий уровень $U^0 = U_{КЭнас} \approx 0,2 \text{ В}$. До этого же уровня разряжена и емкость C_n , т.е. $U_{Cn} \approx 0,2 \text{ В}$. В момент t_1 напряжение $U_{БЭ}$ уменьшается до уровня, не превышающего напряжения запираания транзистора $U_{БЭз} = 0,6 \text{ В}$. Транзистор закрывается, и начинается зарядка емкости C_n током $i_{зар}$ по цепи: $+E_n \rightarrow R_k \rightarrow C_n (-E_n)$.




Рис. 8.

По мере зарядки напряжение на емкости C_n (следовательно и на выходе элемента) увеличивается по экспоненциальному закону до значения, близкого к E_n . Постоянная времени цепи зарядки емкости C_n определяется как $\tau_{зар} = R_k C_n$. Происходит формирование положительного фронта выходного импульса t_{ϕ}^+ , которое заканчивается к моменту времени t_2 . При этом длительность

положительного фронта определяется формулой $t_{\phi}^{+} = t^{0,1} = (2...3) \tau_{зар}$. В момент времени t_3 транзистор снова открывается. Емкость C_n начинает разряжаться через переход коллектор - эмиттер открывшегося транзистора. Поскольку в интервале времени от t_3 до t_4 транзистор находится в активном режиме, то в виду пологости его выходных характеристик разрядка емкости C_n осуществляется примерно постоянным коллекторным током $i_{раз} = I_K = \beta I_B$, где I_B – ток базы, который определяется формулой

$$I_B = I_{д.см} - I_{R2}.$$

В этой формуле $I_{д.см}$ - ток, протекающий через диоды смещения VD3 и VD4 и равный

$$I_{д.см} = (E_{п} - U_{д.03} - U_{д.04} - U_{БЭ0}) / R_1,$$

I_{R2} - ток, протекающий через резистор R2:

$$I_{R2} = U_{БЭ0} / R_2$$

или

$$I_{R2} = (U_{БЭ0} - E_{см}) / R_2,$$

если нижний вывод резистора R2 подключен не к эмиттеру транзистора, а к источнику отрицательного напряжения $E_{см}$. В момент времени t_4 транзистор переходит в режим насыщения и разрядка емкости C_n прекращается. Длительность отрицательного фронта t_{ϕ}^{-} определяется формулой:

$$t_{\phi}^{-} = E_{п} C_n / I_K$$

Обычно $t_{\phi}^{+} > t_{\phi}^{-}$, что является одним из недостатков простого инвертора. Для простого инвертора $R_{вых}^1 = R_K$, а $R_{вых}^0 = R_{КЭнас}$. Типовыми значениями величин R_K и $R_{КЭнас}$ являются $R_K = (0,5 \dots 2) \text{ кОм}$, $R_{КЭнас} = (5 \dots 20) \text{ Ом}$, поэтому $K_{раз}^1 < K_{раз}^0$, что является вторым существенным недостатком простого инвертора.

Процесс зарядки и разрядки емкости C_n при переключениях транзистора сопровождается дополнительным потреблением энергии от источника питания $E_{п}$. При этом потребляемая транзистором мощность (динамическая) оказывается больше, чем статическая (т.е. когда ключ открыт или закрыт).

Примем $t_{\phi}^{+} = t_{\phi}^{-} = t_{\phi}$ и $i_{зар} = i_{раз} = i_K$. Тогда за время одного переключения в

транзисторе выделится энергия

$$A_{\text{пер}} = \int_0^{t_{\phi}} i_K(t) U_{KЭ}(t) dt.$$

Если принять, что за время переключения ток i_K изменяется по линейному закону

$$I_K(t) = I_{K\text{нас}} t / t_{\phi},$$

то

$$U_{KЭ}(t) = E_{\text{п}} - I_{K\text{нас}} t / t_{\phi} R_K - I_{K\text{нас}} R_K t / t_{\phi}.$$

Считая $I_{K\text{нас}} = E_{\text{п}} / R_K$, получим

$$A_{\text{пер}} = \int_0^{t_{\phi}} \frac{E_{\text{п}}}{R_K t_{\phi}} t \left(E_{\text{п}} - \frac{E_{\text{п}}}{R_K t_{\phi}} t R_K \right) dt$$

или, после осуществления преобразований,

$$A_{\text{пер}} = \frac{E_{\text{п}}^2 t_{\phi}}{6 R_K}.$$

Расход энергии за один цикл (замыкание и размыкание) составит $A_{\text{пер}}$, а мощность, выделяющаяся в транзисторе,

$$P_{\text{пер}} = \frac{2 A_{\text{пер}}}{T} = \frac{E_{\text{п}}^2 t_{\phi}}{3 R_K} f,$$

где $T = \frac{1}{f}$ период коммутации.

Из данного выражения следует, что выделяемая мощность в транзисторе ключевой схемы тем больше, чем больше частота переключений. Поскольку должно соблюдаться условие $P_{\text{пер}} \leq P_{\text{max}}$, то можно определить максимальную (с точки зрения нагрева транзистора) частоту переключений

$$f_{\text{max}} \leq \frac{3 P_{\text{max}} R_K}{A_{\text{п}}^2 t_{\phi}}.$$

Данное выражение показывает, что для увеличения быстродействия ЛЭ формируемые сигналы должны обладать крутыми фронтами, т.е. иметь малые значения t_{ϕ}^{+} и t_{ϕ}^{-} .

С целью увеличения нагрузочной способности ЛЭ ДТЛ разработаны

различные варианты их модификаций. На рис. 9,а показан ЛЭ ДТЛ, в котором один из диодов смещения заменен транзистором. Эмиттерный переход этого транзистора выполняет роль смещающего диода, а сам транзистор усиливает базовый ток инвертора на VT2. Этот ток возрастает с уменьшением коэффициента деления γ , но при этом улучшение нагрузочной способности элемента сопровождается увеличением степени насыщения S транзистора и увеличением времени рассасывания. Оптимальное значение γ , определяемое из условия минимума времени задержки выключения ($t_{\text{выкл}}$), составляет 0,6... 0,7.




Рис. 9.

Более эффективно нагрузочную способность ЛЭ ДТЛ можно повысить при использовании сложного инвертора, как показано на рис. 9,б. Сложный инвертор состоит из фазоинверсного (фазоразделительного или фазорасщепительного) каскада, выполненного на элементах VT1, R3, R4, и выходного усилителя (VT2, VT3, R5, VD3). При высоких уровнях напряжения на всех входах транзистор VT1 насыщен и через него протекает ток $I_{\text{Кнас1}}$. Эмиттерный ток этого транзистора создает на резисторе R4 напряжение, достаточное для перевода транзистора VT3 также в режим насыщения, и на выходе схемы устанавливается напряжение низкого уровня $U_{\text{вых}}^0 \approx 0,2$ В. Благодаря диоду VD3 транзистор VT2 оказывается при этом надежно закрытым, т.к. между его базой (точка b) и выходом схемы (точка d) действует напряжение $U_b - U_d = U_{\text{КЭнас1}} + U_{\text{БЭнас3}} - U_{\text{КЭнас3}} \approx 0,2 + 0,8 - 0,2 = 0,8$ В, недостаточное для отпирания двух последовательно включенных ЭДП -

эмиттерного VT2 и диода VD3.

Таким образом, при $U_{\text{вых}} = U^0$ в выходной цепи ЛЭ со сложным инвертором ток через транзистор VT2 не протекает (при отсутствии нагрузки).

Если хотя бы на один из входов ЛЭ подано напряжение низкого уровня, транзистор VT1 закрыт и $U_{R4} \approx 0$. Это приводит и к запиранию VT3. Потенциал точки b повышается почти до напряжения $+E_{\pi}$, что приводит к отпиранию транзистора VT2. При отсутствии нагрузки ток выходной цепи $I_{\Sigma 3} \approx 0$. При подключении нагрузки транзистор VT3 работает в активном режиме и на выходе устанавливается напряжение высокого уровня

$$U_{\text{вых}}^1 = E_{\pi} - R3 I_{\pi} / (1 + \beta_2) - U_{\text{БЭ}02} - U_{\text{д}03}.$$

В этой формуле β_2 – коэффициент передачи тока базы транзистора VT2.

В нормальных условиях при $E_{\pi} = +5$ В, это напряжение составляет $\approx 3,6$ В, а в наихудших условиях эксплуатации не должно быть менее 2,4 В.

При переключении ЛЭ из режима 0 в режим 1 после запирания VT1 транзистор VT2 отпирается сразу, а транзистор VT3, находившийся до этого в режиме насыщения, остается открытым в течение времени $t_{\text{рас}}$, пока в его базе не исчезнет избыточный заряд. В течение этого времени через VT2 и VT4 протекает значительный сквозной ток. Для ограничения силы этого тока служит резистор R5, который также предотвращает выход ЛЭ из строя при случайном замыкании выхода на корпус.

2.2.Транзисторно-транзисторные логические элементы

Транзисторно-транзисторные логические элементы с простым инвертором

ЛЭ транзисторно-транзисторной логики (ТТЛ) явились результатом усовершенствования элементов ДТЛ. Их отличительной особенностью является наличие многоэмиттерного транзистора (МЭТ), включенного во входной цепи. В отличие от одноэмиттерных многоэмиттерные n-p-n – транзисторы имеют в базовой области p-типа несколько эмиттерных областей n⁺-типа. В элементах ТТЛ МЭТ включаются на входе и выполняют функцию диодной сборки (рис. 9,а), состоящей из (m+1)-го диодов, где m - число эмиттеров, равное числу

входов. Таким образом, МЭТ можно представить в виде совокупности отдельных n-p-n – транзисторов, число которых равно числу эмиттеров (рис. 9,б). Все базовые области этих транзисторов соединены между собой и образуют базовый вывод МЭТ, а объединенные коллекторные области служат коллектором МЭТ. Условное графическое обозначение (УГО) четырехэмиттерного МЭТ показано на рис. 10,в.




Рис. 10.

Электронно-дырочный переход (ЭДП), образованный базовой и коллекторной областью МЭТ, можно использовать в качестве одного из диодов смещения, применяемых в ЛЭ ДТЛ с простым инвертором. При этом схема ЛЭ 2И-НЕ имеет вид рис. 11,а. Если допустить снижение помехоустойчивости, то можно исключить и второй диод смещения (рис. 11,б).




Рис. 11.

При подаче хотя бы на один из входов полученного таким образом ЛЭ ТТЛ напряжения низкого уровня U^0 соответствующий ему эмиттерный переход (или оба) открыт (смещен в прямом направлении). Если бы коллекторный переход МЭТ имел обратное смещение, что соответствовало бы нормальному

активному режиму работы транзистора VT_1 , то в коллекторной цепи МЭТ протекал бы коллекторный ток. Однако этого произойти не может, поскольку направление этого тока совпадает с направлением обратного тока базы транзистора VT_2 , не превышающего значения $I_{КБ0}$. Следовательно, при открытом хотя бы одном эмиттерном переходе МЭТ его коллекторный переход также открыт и МЭТ оказывается в режиме насыщения при нулевом токе коллектора, благодаря чему транзистор VT_2 находится в режиме отсечки, т.е. надежно закрыт и $U_{\text{вых}} = U^1_{\text{вых}} \approx +E_{\text{п}}$.

Если на оба входа элемента (см. рис. 11,б) поданы напряжения высокого уровня U^1 , то оба эмиттерных перехода МЭТ закрываются, а ток базы МЭТ через открытый коллекторный переход втекает в базу транзистора VT_2 . МЭТ переходит в активный инверсный режим работы, а транзистор VT_2 – в режим насыщения, который обеспечивается выбором нужных значений сопротивлений резисторов R_1 и R_K . На выходе элемента формируется напряжение низкого уровня $U_{\text{вых}} = U^0 = U_{\text{КЭнас2}} \approx 0,1 \dots 0,3 \text{ В}$.

ЛЭ ТТЛ с простым инвертором целесообразно использовать в тех случаях, когда не требуется высокая помехоустойчивость и повышенная нагрузочная способность.

Транзисторно-транзисторные логические элементы со сложным инвертором

Из-за недостатков, присущих простому инвертору, большинство ЛЭ ТТЛ малой и средней степени интеграции строятся по схеме со сложным инвертором. Схема, показанная на рис. 12,а, состоит из входной части, реализующей логическую функцию 2И и выполненной на элементах VT_1 (МЭТ) и резисторе R_1 , и сложного инвертора ($VT_2 \dots VT_4$, R_2 , R_4). Диоды VD_1 и VD_2 называются демпфирующими или антизвонными. Они заперты для входных сигналов положительной полярности и открываются только при поступлении на входы отрицательных напряжений, ограничивая уровень отрицательных помех до уровня падения напряжения на открытом диоде, предотвращая тем самым ложное срабатывание ЛЭ.




Рис. 12.

Рассмотрим передаточную характеристику (ПХ) ЛЭ, показанную на рис. 12,б. На один из входов (например x_2) подадим напряжение высокого уровня U^1 , а на втором (x_1) будем плавно изменять напряжение $U_{вх}$ от 0 до U^1 . При $U_{вх} = 0$ транзисторы VT_2 и VT_4 закрыты, а VT_3 и VD_3 открыты и

$$U_{вых}^1 = E_{п} - I_{Б3} R_2 - U_{БЭ03} - U_{Д03}.$$

При повышении напряжения $U_{вх}$ до значения $U_{вх.от2}$ ($\approx 0,6$ В) эмиттерный переход VT_2 окажется на грани отпирания:

$$U_{БЭ2} = U_{вх.от2} + U_{КЭнас1} \approx U_{БЭ3}.$$

При дальнейшем увеличении входного напряжения транзистор VT_2 открывается, и его коллекторный $I_{К2}$ и эмиттерный $I_{Э2}$ токи увеличиваются с ростом $U_{вх}$. Пока напряжение $U_{R3} = I_{Э2} R_3 < U_{БЭ34} \approx 0,6$ В, транзистор VT_4 остается закрытым. В то же время увеличивающийся коллекторный ток $I_{К2}$ вызывает рост напряжения на резисторе R_2 , что вызывает снижение высокого уровня выходного напряжения. На ПХ образуется спад.

Когда напряжение $U_{вх}$ достигнет значения $U_{пор}^0$, начинает отпираться транзистор VT_4 , крутизна спада выходного напряжения резко увеличивается и ЛЭ переключается из состояния 1 в состояние 0. При $U_{вх} = U_{пор}^1$ транзистор VT_4 переходит в режим насыщения, а VT_1 – в активный инверсный режим работы.

Недостатком ЛЭ, схема которого дана на рис. 12,а, является его низкая

помехоустойчивость. Любая помеха напряжением от $U_{\text{вх.от2}}$ до $U_{\text{пор}}^0$, накладываемая на входное напряжение $U_{\text{вх}}^0$, наложится и на выходное напряжение $U_{\text{вых}}^1$ в инвертированном виде с коэффициентом передачи $K_{\text{п}}=R_2/R_3$. Поэтому в более поздних разработках ЛЭ ТТЛ резистор R_3 заменен цепочкой, состоящей из элементов VT_5 , R_3' , R_3'' (рис. 13).




Рис. 13.

Принцип действия этой цепочки заключается в следующем. При закрытых транзисторах VT_2 и VT_4 транзистор VT_5 также закрыт, и эмиттерный переход VT_4 шунтируется большим суммарным сопротивлением корректирующей цепочки VT_5 , R_3' , R_3'' . Таким образом, последовательно с эмиттерным переходом транзистора VT_2 оказывается включен эмиттерный переход транзистора VT_4 , шунтируемый значительно большим суммарным сопротивлением корректирующей цепочки. Отпирание транзистора VT_2 в такой схеме возможно лишь в том случае, если потенциал базы VT_2 превысит значение, превышающее сумму двух пороговых напряжений отпирания транзисторов ($\approx 1,2$ В). При отпирании транзистора VT_2 большая часть его эмиттерного тока будет втекать в базу транзистора VT_4 , форсируя его отпирание и переход в режим насыщения, после чего в режим насыщения перейдет и транзистор VT_5 .

Помимо коррекции ПХ (устранение спада) корректирующая цепочка VT_5 ,

$R3', R3''$, отбирая часть эмиттерного тока транзистора VT_2 , уменьшает степень насыщения транзистора VT_4 , повышая тем самым быстродействие ЛЭ.

Нагрузочная способность ЛЭ ТТЛ зависит от входных токов нагрузочных элементов. Если в качестве нагрузки используются такие же ЛЭ ТТЛ, то нагрузочная способность будет зависеть от токов эмиттеров МЭТ. Эти токи определяются сопротивлением резистора $R1$: чем больше $R1$, тем меньше токи I_3 МЭТ и тем выше нагрузочная способность. Но от $R1$ зависят также и токи баз транзисторов VT_2 и VT_4 нагружаемого ЛЭ: с увеличением сопротивления $R1$ они уменьшаются, что вызывает в конечном итоге уменьшение эмиттерного тока VT_4 и, следовательно, уменьшение $K_{раз}$.

Током базы VT_4 является эмиттерный ток транзистора VT_2 , поэтому в ЛЭ со сложным инвертором сопротивление резистора $R1$ можно сделать значительно больше по сравнению с его значением в ЛЭ с простым инвертором, что приводит к уменьшению входных токов. Повышенная нагрузочная способность ЛЭ со сложным инвертором обусловлена также низким выходным сопротивлением схемы как в режиме логического нуля, так и в режиме логической единицы: малым выходным сопротивлением насыщенного транзистора VT_4 (при закрытом VT_3) и малым выходным сопротивлением эмиттерного повторителя (при закрытом VT_4).

Транзисторно-транзисторные логические элементы с диодами Шоттки

К настоящему времени разработано большое количество модификаций ЛЭ ТТЛ, связанных с повышением нагрузочной способности, уменьшением задержек распространения сигналов, обеспечением возможности объединения выходов ЛЭ, уменьшением потребляемой мощности, расширением выполняемых функций, увеличением помехоустойчивости и т. п.

В ЛЭ ТТЛ большинство транзисторов (особенно VT_2 и VT_4) при переключениях вводятся в режим глубокого насыщения, что приводит к увеличению времени задержки (т.е. снижению быстродействия) за счет времени рассасывания неосновных носителей и к завышенной потребляемой мощности.

Применение вместо обычных диодов и транзисторов диодов и транзисторов Шоттки (ЛЭ ТТЛШ) исключает насыщение транзисторов и позволяет сократить время задержки распространения сигнала до 3...5 нс.




Рис. 14.

Электрическая схема и принцип работы ЛЭ ТТЛШ, приведенного на рис. 14, аналогичны ТТЛ-элементу показанному на рис. 13. Инвертор на транзисторе VT_7 позволяет перевести ЛЭ в высокоимпедансное состояние при подаче на вход x_3 напряжения высокого уровня. При этом транзистор VT_7 входит в режим насыщения, а потенциал коллектора VT_2 снижается до уровня $U_{K2} = U_{KЭнас} \approx 0,2В$, в результате чего транзисторы VT_5 и VT_3 оказываются запертыми. Транзистор VT_4 также будет закрыт, поскольку даже в случае $x_1 = x_2 = U^1$ коллекторный ток транзистора VT_1 будет протекать не через эмиттерный, а через коллекторный переход транзистора VT_2 и насыщенный транзистор VT_7 .

В приведенной схеме только транзистор VT_3 формируется без барьера Шоттки, т.к. он не работает в режиме насыщения. Это обеспечивается введением в выходной каскад резистора R_6 , через который отводится часть эмиттерного тока транзистора VT_5 .

Использование барьера Шоттки в многоэмиттерном транзисторе VT_1 способствует уменьшению инверсного коэффициента передачи тока базы β_i и, следовательно, эмиттерных токов МЭТ при его работе в активном инверсном

режиме, что приводит к увеличению нагрузочной способности элемента в состоянии «выключено» ($U_{\text{вых}} = U^1$).

2.3. Транзисторные логические элементы, связанные эмиттерами (ЭСЛ-элементы)

Цифровые микросхемы эмиттерно–связанной логики (ЭСЛ) имеют наибольшее быстродействие, достигшее к настоящему времени субнаносекундного диапазона. Такое высокое быстродействие достигнуто исключением насыщенного режима работы транзисторов и уменьшением логического перепада. Последнее обстоятельство объясняется тем, что переключение логического элемента сопровождается зарядкой и перезарядкой паразитных емкостей, обуславливающих переходные процессы в схеме. Поэтому снижение логического перепада способствует уменьшению времени переходных процессов.

Основу ЛЭ ЭСЛ составляет токовый переключатель (ТП), выполненный на основе дифференциального усилителя (рис. 15,а). Управление таким переключателем осуществляется сигналами отрицательной полярности, под действиями которых проводящим ток оказывается либо плечо с транзистором VT1, либо плечо с транзистором VT2. Протекание тока через то или иное плечо определяется уровнем входного напряжения $U_{\text{вх}}$, подаваемого на базу транзистора VT1, по отношению к уровню опорного напряжения $U_{\text{оп}}$, подаваемого на базу транзистора VT2 (рис. 15,б). Определим соотношения между уровнями $U_{\text{вх}}$ и $U_{\text{оп}}$, при которых происходит переключение тока в цепях дифференциального усилителя.

Приближенное уравнение ВАХ эмиттерного перехода биполярного транзистора определяется уравнением:

$$I_s \approx I_s(e^{U_{\text{БЭ}}/m\phi T} - 1) \approx I_s e^{U_{\text{БЭ}}/m\phi T},$$

где: ϕ_T – температурный потенциал, значение которого при комнатной температуре составляет ≈ 26 мВ, m – коэффициент, характеризующий отклонение ВАХ от экспоненциальной зависимости, имеющий значение для различных концентраций примесей от 1,2 до 1,5 ; I_s – ток насыщения,

определяемый как обратный ток эмиттерного перехода при закороченном переходе база–коллектор.




Рис. 15.

На основании этого уравнения аналитические зависимости для эмиттерных токов транзисторов VT1 и VT2 будут иметь вид:

$$I_{э1} \approx I_s e^{(U_{BX} - E_1)/m\varphi_T}, \quad I_{э2} \approx I_s e^{(U_{OP} - E_1)/m\varphi_T},$$

откуда следует:

$$U_{BX} - E_1 = m\varphi_T \ln(I_{э1}/I_s) \text{ и } U_{OP} - E_1 = m\varphi_T \ln(I_{э2}/I_s).$$

Вычитая второе уравнения из первого, получим:

$$U_{BX} - U_{OP} = m\varphi_T \ln(I_{э1}/I_s) - m\varphi_T \ln(I_{э2}/I_s) = m\varphi_T \ln(I_{э1}/I_{э2}).$$

Будем считать, что транзистор ТП закрыт, если его эмиттерный ток не превышает 1% общего тока I_0 , т.е. $I_{эзкр} = 0,01I_0$. При этом ток открытого транзистора будет $I_{эоткр} = 0,99I_0$. В таком случае транзистор VT1 будет закрыт, а VT2 – открыт, если

$$U_{BX} - U_{OP} = m\varphi_T \ln(0,01/0,99) = -m\varphi_T \ln 99.$$

Учитывая, что $\ln 99 \approx 4,6$, а при комнатной температуре $m\varphi_T \approx 30$ мВ, получим

$$U_{BX} - U_{OP} = -140 \text{ мВ}.$$

Транзистор VT1 будет открыт, а VT2 – закрыт, если $I_{\beta 1} = 0,99 I_0$, а $I_{\beta 2} = 0,01 I_0$, т.е. при

$$U_{вх} - U_{оп} = m\phi_T \ln (0,99/0,01) = 140 \text{ мВ}$$

Следовательно, переключение тока из коллекторной цепи транзистора VT1 в коллекторную цепь транзистора VT2 и наоборот происходит при изменении входного напряжения по отношению к опорному на $\pm 140 \text{ мВ}$, что соответствует логическому перепаду $U_{л} = 280 \text{ мВ}$.

В базовых схемах ЛЭ ЭСЛ используется опорное напряжение $U_{оп} = -1,3 \text{ В}$, а уровни логического 0 и 1 соответственно равны $U^0 = -1,7 \text{ В}$, $U^1 = -0,9 \text{ В}$.

Транзисторы токового переключателя не входят в режим насыщения, что позволяет максимально использовать их частотные возможности. Небольшой логический перепад ($U_{л} = U^1 - U^0 \approx 0,8 \text{ В}$) позволяет использовать в качестве R_{K1} и R_{K2} резисторы с малыми сопротивлениями, вследствие чего уменьшается время перезарядки нагрузочных емкостей. Благодаря этим факторам элементы ЭСЛ оказываются более быстродействующими по сравнению с ЛЭ ТТЛ и ТТЛШ.

Электрические схемы и принцип работы логических элементов ЭСЛ

В схеме базового элемента ЭСЛ (рис. 16,а) левое плечо ТП образовано несколькими параллельно включенными транзисторами, число которых определяет число входов. В рассматриваемом ЛЭ это транзисторы VT1 и VT2. На базу транзистора правого плеча VT3 подается опорное напряжение, вырабатываемое источником опорного напряжения (ИОН), выполненного на транзисторе VT4 и элементах R6, R7, R8, VD1 и VD2 и представляющего собой эмиттерный повторитель (ЭП) с температурной стабилизацией напряжения, осуществляемой цепочкой R7, R8, VD1, VD2. ИОН обеспечивает на базе VT3 напряжение $U_{оп} = (U^1 + U^0)/2 = -1,3 \text{ В}$. Параметры схемы рассчитаны так, что напряжение на эмиттерных переходах транзисторов VT1...VT4 $U_{БЭ0} = 0,75 \text{ В}$, а у транзисторов VT5 и VT6

$$U_{БЭ0} = 0,8 \text{ В.}$$

Определим логические функции, реализуемые базовым элементом в ПЛ. Если хотя бы на один из входов подан уровень логической 1 (например, $x_1 = U^1 = -0,9 \text{ В}$), то соответствующий транзистор левого плеча ТП (в данном случае VT1) будет открыт. При этом потенциал эмиттеров транзисторов VT1, VT2 и VT3 (точка А) окажется равным $U_A = -U_{X1} - U_{БЭ01} = -0,9 - 0,75 = -1,65 \text{ В}$, а напряжение на эмиттерном переходе VT3 $U_{БЭЗ} = U_{ОП} - U_A = -1,3 - (-1,65) = 0,35 \text{ В}$, что вызовет запираание этого транзистора. Ток ТП будет протекать через левое плечо ТП и на выходе y_1 формируется низкий потенциал, а на выходе y_2 – высокий. Если на все входы подать напряжение логического 0 ($U^0 = -1,7 \text{ В}$), то транзисторы VT1 и VT2 будут закрыты, а VT3 – открыт, и ток переключится в правое плечо. На выходе y_1 станет высокий потенциал, а на выходе y_2 – низкий.

Из сказанного следует, что по выходу y_1 в ПЛ реализуется функция ИЛИ–НЕ, а по выходу y_2 – функция ИЛИ. Параметры схемы рассчитаны таким образом, что высокий потенциал по выходам y_1 и y_2 составляет $\approx -0,1 \text{ В}$, а низкий – $\approx -0,9 \text{ В}$. Эти уровни отличаются от стандартных логических уровней 1 и 0 элементов ЭСЛ. Для приведения указанных уровней к стандартным служит вторая ступень, образованная эмиттерными повторителями на транзисторах VT5, VT6 и резисторах R10, R11. Напряжения на выходах y_1 и y_2 повторяют выходные функции y_1 и y_2 первой ступени, но смещены относительно их на уровень $-U_{БЭ}$ открытых транзисторов VT5 и VT6, примерно равный $-0,8 \text{ В}$.




Рис. 16.

В рассматриваемом элементе базы входных транзисторов через высокоомные резисторы R1 и R2 (50 кОм) подключены к отрицательному полюсу источника питания $E_{П1}$. Благодаря этому транзисторы, входы которых остались незадействованными (свободными), оказываются закрытыми и не влияют на выполнение логических операций. Кроме того, такое подключение источника питания обеспечивает меньшую зависимость выходных напряжений от помех, наводимых в общей шине, а также сохранность микросхем при случайных соединениях выходов с корпусом. Резисторы R9 и R10 в схему не включаются с целью уменьшения рассеиваемой мощности в корпусе микросхемы. Если выходы такого ЛЭ подключаются по входам однотипных элементов, то роль нагрузочных резисторов для VT6 и VT7 будут выполнять резисторы R1, R2 подключаемых элементов. При необходимости в качестве R9 и R10 могут быть подключены внешние резисторы. При этом используется несколько вариантов номиналов этих резисторов: 240 – 500 Ом при использовании одного стандартного источника питания $E_{П1} = -5,2$ В; 75 или 100 Ом при использовании дополнительного источника питания $E_{П2} = -2$ В. В любом из перечисленных вариантов входные резисторы R1, R2 из-за своей высокоомности никакого влияния на режимы работы транзисторов VT1, VT2

не оказывают.

Применение дополнительного источника $E_{п2}$ с меньшим напряжением позволяет уменьшить выходной ток и потребляемую мощность.

Особенностью схемотехнического решения ЛЭ ЭСЛ является применение раздельного подключения общей шины (земли) к цепям логической части, включающей ТП и ИОН, и цепям выходных эмиттерных повторителей. Это связано с тем, что в этих цепях наблюдается различный характер потребления электрического тока в момент переключения ЛЭ. Ток, протекающий в шине, связанной с логической частью схемы, примерно постоянный, а в шине, связанной с выходными эмиттерными повторителями он носит импульсный характер, причем сила его тем больше, чем меньше сопротивление нагрузки. Из-за индуктивного характера общей шины импульсные токи вызывают появление в ней импульсного напряжения, которое при подключении к ней коллекторов транзисторов VT5 и VT6 через резисторы R3 и R5 передавалось бы на выход ЛЭ в виде помехи, снижающей помехоустойчивость всего устройства.

Условное обозначение базового элемента ЭСЛ дано на рис. 16,б.

Наличие двух выходов с прямым и инверсным значениями функций расширяет логические возможности ЛЭ ЭСЛ. В некоторых вариантах элементов ЭСЛ используют расширители, подобно тому, как это делают в ТТЛ – схемах. Для получения более сложных логических функций используют объединение эмиттеров выходных ЭП на общую нагрузку, объединение коллекторов транзисторов двух и более ТП, построение многоуровневых (многоярусных) ТП.

Основные характеристики и параметры элементов ЭСЛ

Для оценки параметров элементов ЭСЛ в различных режимах и условиях эксплуатации используют три основные статические характеристики: передаточную $U_{\text{вых}} = f(U_{\text{вх}})$, входную $I_{\text{вх}} = f(U_{\text{вх}})$ и выходную $I_{\text{вых}} = f(U_{\text{вых}})$.




Рис. 17.

Типичная передаточная характеристика базового элемента ЭСЛ 500-й серии по прямому $U_{\text{ВЫХ}} = f(U_{\text{ВХ}})$ и инверсному $U_{\text{ВЫХ}} = \overline{f}(U_{\text{ВХ}})$ выходом приведена на рис. 17. На ней можно выделить четыре области:

1 – область установившегося значения низкого уровня выходного напряжения (логического 0) для прямого выхода и высокого уровня (логической 1) для инверсного выхода.

2 – область переключения выходного напряжения из 0 в 1 для прямого выхода и из 1 в 0 для инверсного.

3 – область установившегося значения высокого уровня выходного напряжения (логической 1) для прямого выхода и низкого уровня (логического 0) для инверсного выхода. В этой области увеличение (по модулю) входного напряжения сопровождается незначительным уменьшением напряжения на инверсном выходе из-за неидеальности генератора тока ТП.

4 – область насыщения для инверсного выхода. Поскольку у насыщенного транзистора инверсного плеча ТП напряжение $U_{\text{КЭнас}} = \text{const}$, то выходное напряжение этого плеча (т.е. напряжение коллектора насыщенного транзистора) с некоторым смещением отслеживает напряжение его базы. Эта область является нерабочей.

По передаточной характеристике можно определить некоторые статические параметры элемента: $U_{\text{ВХ}}^0, U_{\text{ВХ}}^1, U_{\text{ВЫХ}}^0, U_{\text{ВЫХ}}^1, U_{\text{ВХ.пор}}^0, U_{\text{ВХ.пор}}^1, U_{\text{ВЫХ.пор}}^0, U_{\text{ВЫХ.пор}}^1$

вых.пор., а также его помехоустойчивость $U_{\Pi}^+ = U_{\text{вых.пор.}}^0 - U_{\text{вх.пор.}}^0$ и $U_{\Pi}^- = U_{\text{вх.пор.}}^1 - U_{\text{вых.пор.}}^1$.

2.4. Инжекционная интегральная схемотехника

Изобретение в 1972 г. элементов интегральной инжекционной логики (И²Л) явилось результатом работ по совершенствованию БИС на биполярных транзисторах. Для построения микросхем И²Л используется базовая структура, показанная на рис. 18,а. Области $p_1-n_1-p_2$ образуют горизонтальный транзистор p - n - p -типа, а области $n_2-p_2-n_1$ – вертикальный транзистор n - p - n -типа. Горизонтальный транзистор VT1 выполняет функции инжектора дырок из эмиттерной области p_1 в область n_1 , служащую одновременно базой этого транзистора и эмиттером вертикального транзистора VT2. Инжектированные в область n_1 дырки собираются расположенными вокруг эмиттерной области p_1 областями p_2 , являющимися одновременно коллекторами горизонтального и базами вертикальных транзисторов. Вертикальные транзисторы имеют по несколько коллекторов, образуемых областями n_2 . Подложка n_1^+ , являясь конструктивной основой ИМС, объединяет эмиттеры всех вертикальных транзисторов. При этом отпадает необходимость в изоляции отдельных элементов друг от друга, что приводит к существенному уменьшению площади, занимаемой элементом, и повышению коэффициента интеграции.




Рис. 18.

Схема замещения рассмотренной структуры приведена на рис. 17,б.

Питание инжектора осуществляется от источника напряжения $E_{ип}$ через токозадающий резистор $R_{и}$, который не входит в эквивалентную схему ЛЭ и является общим для всего кристалла БИС. Возможно также питание от внешнего источника тока или путем облучения поверхности кристалла. Транзистор VT1 типа p-n-p называют токозадающим: он задает ток базы переключающего транзистора VT2 и токи баз других переключающих транзисторов, имеющих общую инжекторную область. В общем случае токозадающий транзистор VT1 является многоколлекторным, количество которых может достигать до нескольких сотен. Если ключевой транзистор предыдущего элемента (VT0) насыщен, то напряжение на эмиттерном переходе транзистора VT2 ($U_{бэ2}$) снижается примерно до 50 мВ и коллекторный ток I_k транзистора VT1 течет через насыщенный транзистор VT0. При этом транзистор VT2 оказывается закрытым и на его коллекторах устанавливаются напряжения высокого уровня. Если ключевой транзистор VT0 заперт, то напряжение на его коллекторе возрастает до уровня, ограниченного напряжением отпирания эмиттерного перехода ключевого транзистора VT2. Этот уровень у транзисторов И²Л составляет 0,6...0,75 В. Ток I_k транзистора VT1 потечет в базу транзистора VT2, вводя его в режим насыщения. На коллекторах транзистора VT2, подключенных ко входам аналогичного элемента, образуются напряжения низкого уровня порядка 50 мВ. Таким образом, рассмотренный базовый ЛЭ И²Л реализует операцию НЕ с уровнями напряжений в ПЛ $U^1=0,6...0,75$ В, $U^0=0,05$ В и логическим перепадом $U_{л}=0,55...0,65$ В. Число выходов такого элемента равно числу коллекторов переключающего транзистора. Условное графическое обозначение инвертора с двумя выходами показано на рис. 17,в.

При анализе схем на элементах И²Л транзистор VT1 (см. рис. 18,б) обычно заменяют генератором тока в базовых цепях ключевых транзисторов VT2. Для получения необходимых логических функций применяют объединение коллекторов ключевых транзисторов. На рис. 19,а показана реализация функции ИЛИ-НЕ на двух базовых элементах. Штриховыми линиями показаны

ключевые транзисторы предыдущих элементов. Если хотя бы один из сигналов (например, x_1) равен 1, то есть заперт транзистор VT0', то ключевой транзистор VT1 насыщен и $y = 0$ независимо от состояния VT2. И только в случае, когда $x_1 = x_2 = 0$ токи генераторов тока будут протекать через насыщенные транзисторы VT0' и VT0'', ключевые транзисторы VT1 и VT2 будут заперты и на выходе образуется сигнал $y = 1$.

Учитывая, что $y = \overline{x_1 \vee x_2} = \overline{x_1} \overline{x_2}$, можно считать, что при объединении коллекторов элементов И²Л реализуется функция ИЛИ-НЕ с инверсией для прямых входных сигналов или функция И для их инверсных значений. На рис. 19,б приведена схема, реализующая функцию $y = x_1 \oplus x_2$, которая преобразована для представления в базисе НЕ-И следующим образом:

$$y = x_1 \oplus x_2 = \overline{\overline{x_1 x_2 \vee x_1 x_2}} = \overline{\overline{x_1 x_2} \wedge \overline{x_1 x_2}}.$$

Параллельное соединение выходов нескольких инверторов позволяет получить элемент ИЛИ-НЕ в ПЛ либо элемент И-НЕ в ОЛ. При этом не происходит нарушения нормального электрического режима. Параллельное соединение баз транзисторов не разрешается с целью исключения неравномерного распределения токов между несколькими переключательными транзисторами.

Элементы И²Л могут работать с очень малыми токами, причем быстродействие элементов растет с увеличением силы потребляемого тока. Эта особенность позволяет получать требуемое быстродействие без разработки каких-либо модификаций элементов И²Л, поскольку нужное быстродействие можно получить с помощью изменения режима работы.




Рис. 19.

Из-за отсутствия резисторов и наличия общих для обоих транзисторов областей р и п схемы элементов И²Л в 1,5...2 раза технологичнее схем элементов ТТЛ и занимают меньшую площадь на кристалле. Плотность элементов И²Л может в 50 раз превышать плотность элементов ТТЛ. Низкое напряжение питания (порядка 1,5 В), малые логические перепады и малые паразитные емкости (обусловленные малыми размерами элементов) позволили уменьшить энергию переключения до долей пикоджоуля (у стандартного элемента ТТЛ $A=100$ пДж).

Малые уровни сигналов и существенно отличающиеся по значениям выходные сопротивления для состояний логического 0 и 1 делают неперспективным применение элементов И²Л в схемах малой и средней степени интеграции, т.к. при этом очень трудно обеспечить надежную передачу сигналов по внешним линиям связи без использования специальных буферных

элементов. Поэтому элементы И²Л ориентированы на реализацию только в БИС или СБИС.

2.5. Логические элементы на полевых транзисторах

Наряду с элементами на биполярных транзисторах в микроэлектронике широко используются элементы на полевых транзисторах, которые считаются лучшими элементами для больших интегральных схем.

Из полевых транзисторов (ПТ) при создании ЛЭ наибольшее распространение получили ПТ с изолированным затвором. Они имеют структуру металл-диэлектрик-полупроводник и кратко называются МДП-транзисторами. В большинстве случаев в качестве диэлектрика используется окисел полупроводника, отсюда другое название – МОП-транзисторы.

Различают МДП-транзисторы с индуцированным каналом и МДП-транзисторы со встроенным каналом.

Упрощенная структура МДП-транзистора с индуцированным каналом р-типа показана на рис. 20,а.




Рис. 20.

В подложке из кремния n-типа с высоким удельным сопротивлением методом диффузии созданы две сильно легированные области р⁺-типа. Эти области отделены друг от друга встречно включенными ЭДП р⁺-n и n-р⁺. Поэтому если между этими р⁺-областями включить источник внешнего

напряжения E_c , то при любой его полярности один из ЭДП окажется включенным в обратном направлении и в цепи будет протекать очень незначительный ток, являющийся обратным током закрытого ЭДП.

На поверхности полупроводника между p^+ -областями создают тонкий слой диоксида кремния SiO_2 , обладающего высокими диэлектрическими свойствами. На этот слой напыляется металлическая пленка, служащая управляющим электродом – затвором. Если к металлическому затвору приложить отрицательное относительно подложки напряжение, то под действием возникшего электрического поля с напряженностью $E_{зп}$ электроны начнут уходить от поверхности в глубину подложки, а дырки, наоборот, будут поступать из глубины подложки к ее поверхности. При некотором значении напряжения между затвором и подложкой концентрация дырок в приповерхностном слое подложки оказывается больше концентрации электронов, т. е. в приповерхностном слое подложки между p^+ -областями образуется область с электропроводностью p -типа. Это явление называют инверсией электропроводности, а образовавшийся в приповерхностном слое p -слой – каналом. Теперь если между p^+ -областями включить источник внешнего напряжения E_c , то в образовавшейся электрической цепи потечет ток, создаваемый движением основных носителей заряда (дырок). Область p^+ , от которой начинается движение основных носителей, называется истоком, а область p^+ , к которой эти носители движутся – стоком. Сила протекающего тока, называемого током стока I_c , зависит от толщины (ширины) канала, которую можно изменять изменением напряжения на затворе $U_{зи}$ (исток электрически соединяется с подложкой).

Напряжение $U_{зи}$, при котором появляется инверсия электропроводности приповерхностного слоя подложки, называется пороговым и обозначается $U_{зипор}$.

При увеличении абсолютного значения отрицательного напряжения $U_{зи}$ ширина канала увеличивается, что приводит к уменьшению его сопротивления и увеличению тока стока I_c .

Условное обозначение МДП-транзистора с каналом р-типа показано на рис. 20,б.

Если использовать подложку р-типа со встроенными n^+ -областями стока и истока, то получится МДП-транзистор с индуцированным каналом n-типа. В таком транзисторе на затвор и на сток необходимо подавать положительные напряжения. Условное обозначение МДП-транзистора с индуцированным каналом n-типа показано на рис. 20,в.

Статические характеристики МДП-транзисторов с индуцированным каналом

Эти характеристики отражают зависимость тока стока от напряжений $U_{зи}$ и $U_{си}$. Практическое применение получили статические сток-затворные и стоковые, или выходные, характеристики.




Рис. 21.

На рис. 21,а приведены сток-затворные характеристики МДП-транзистора с индуцированным каналом p-типа, а на рис. 21,б – МДП-транзистора с индуцированным каналом n-типа. Как видно из этих характеристик напряжение $U_{си}$ оказывает слабое влияние на ток стока, поэтому часто вместо семейства приводится одна сток-затворная характеристика.

Выходные, или стоковые характеристики МДП-транзистора с индуцированным каналом n-типа показаны на рис. 20,в. Они похожи на выходные характеристики биполярного транзистора, включенного по схеме

ОЭ, но в отличие от них при разных значениях $U_{зи}$ восходящие участки имеют различную крутизну. На стоковых характеристиках можно выделить две области: крутую (1) и пологую (2).

Связь между током стока I_c и напряжениями на электродах МДП-транзистора с индуцированным каналом определяется уравнениями Хофстайна. Для крутой области характеристик

$$I_c = K[(U_{зи} - U_{зи\text{ пор}})U_{си} - 0,5U_{си}^2],$$

где K – удельная крутизна, измеряемая в A/B^2 и зависящая от размеров канала и материала диэлектрика.

Для пологой области характеристик

$$I_c = 0,5 K(U_{зи} - U_{зи\text{ пор}})^2.$$

МДП-транзисторы со встроенным каналом

В этих транзисторах на этапе изготовления между стоком и истоком создается тонкий канал с таким же типом электропроводности. Поэтому при подключении внешнего источника напряжения E_c ток будет протекать даже при $U_{зи} = 0$. Изменяя напряжение $U_{зи}$ можно изменять толщину канала и, следовательно, протекающий через него ток стока.

Сток-затворные и стоковые характеристики МДП-транзистора со встроенным каналом n-типа показаны на рис. 22,а,б, а его условное обозначение – на рис. 22,в.




Рис. 22.

Ток стока при $U_{зи} = 0$ называется начальным и обозначается $I_{c\text{ нач}}$. При

подаче на затвор положительного напряжения происходит расширение канала и увеличение тока стока. При $U_{зи} < 0$ канал сужается и ток стока уменьшается. Напряжение $U_{зи}$, при котором ток стока уменьшается до нуля, называется напряжением отсечки и обозначается $U_{зи\text{ отс.}}$

Основу статических элементов, выполненных на МДП-транзисторах, составляет инвертор, или ключевая схема, содержащая управляющий транзистор и нагрузку. В зависимости от типа нагрузки можно выделить пять основных типов инверторов: с линейной, нелинейной, квазилинейной, токостабилизирующей нагрузкой и инвертор на комплементарных МДП-транзисторах, или КМДП-инвертор.

Инвертор с линейной нагрузкой




Рис. 23.

В инверторе с линейной нагрузкой (рис. 23) при подаче на затвор напряжения логического нуля $U_{зи} = U_{вх}^0 < U_{зи\text{пор}}$ транзистор VT закрыт и через него протекает лишь незначительный ток утечки $I_{ут}$. На выходе образуется напряжение логической единицы: $U_{вых}^1 = E_{п} - I_{ут} R \approx E_{п}$.

Если на затвор подано напряжение логической единицы $U_{зи} = U_{вых}^1 \approx E_{п}$, то транзистор откроется и на его выходе образуется напряжение низкого уровня $U_{вых}^0$, определяемое формулой: $U_{вых}^0 = E_{п} - I_c R$.

Это напряжение будет тем меньше, чем больше сопротивление резистора R по сравнению с сопротивлением канала R_k открытого управляющего транзистора VT. Обычно выбирают R таким, чтобы его сопротивление превышало сопротивление канала открытого транзистора в 20 раз и более.

При $U_{вых} = U_{вых}^0$ инвертор потребляет от источника питания мощность $P^0 =$

$I_{\text{пот}}^0 E_{\text{п}} = E_{\text{п}} (E_{\text{п}} - U_{\text{вых}}^0)/R \approx E_{\text{п}}^2/R$, а при $U_{\text{вых}} = U_{\text{вых}}^1$ потребляемая им мощность близка к нулю: $P^1 = I_{\text{пот}}^1 E_{\text{п}} = I_{\text{ут}} E_{\text{п}} \approx 0$. Следовательно, средняя потребляемая мощность инвертора с линейной нагрузкой равна:

$$P_{\text{ср}} = 0,5 (P^0 + P^1) \approx 0,5 P^0 = 0,5 E_{\text{п}}^2 / R.$$

Передаточную характеристику (ПХ) инвертора можно построить, используя выходные характеристики управляющего транзистора VT и линию нагрузки

$$U_{\text{си}} = E_{\text{п}} - I_{\text{с}} R.$$

На рис. 24,а приведены выходные характеристики МДП-транзистора с индуцированным каналом n-типа, имеющего параметры $U_{\text{зи пор}} = 2,5 \text{ В}$, $K = 0,04 \text{ мА/В}^2$, и линия нагрузки, построенная для $R = 50 \text{ кОм}$ и $E_{\text{п}} = +10 \text{ В}$. При $U_{\text{вх}} \leq 2,5 \text{ В}$ ПХ представлена горизонтальным отрезком $U_{\text{вых}} = E_{\text{п}} = 10 \text{ В}$ (рис. 24.,б). Остальные точки ПХ получаются перенесением на нее точек с координатами, определяемыми точками пересечения выходных характеристик с линией нагрузки. Например, при $U_{\text{вых}} = U_{\text{си}} = 6 \text{ В}$ линия нагрузки пересекается с выходной характеристикой, снятой при $U_{\text{вх}} = U_{\text{зи}} = 4,5 \text{ В}$.

Точка пересечения ПХ с линией единичного наклона $U_{\text{вых}} = U_{\text{вх}}$ определяет средний порог переключения инвертора $U_{\text{пор. ср.}}$.




Рис. 24.

Недостатком инвертора с линейной нагрузкой является то, что площадь, занимаемая на подложке микросхемы резистором R , изготовленном методом диффузии, в 30...50 раз превышает площадь, занимаемую транзистором. Кроме того между диффузионным резистором и подложкой образуется большая распределённая ёмкость, что существенно ухудшает динамические параметры инвертора. Из-за этих недостатков инвертор с линейной нагрузкой находит ограниченное применение.

Инвертор на МДП-транзисторах с нелинейной нагрузкой




Рис. 25.

На рис. 25 приведена схема инвертора, у которого нагрузкой является МДП - транзистор VT1 с каналом n-типа. Этот транзистор всегда открыт, т.к. его затвор подключен к источнику $+E_n$. Поскольку при открытом управляющем транзисторе VT2 для обеспечения малого значения выходного напряжения низкого уровня (логического 0) сопротивление канала открытого транзистора VT1 должно не менее, чем в 20 раз превышать сопротивление канала открытого управляющего транзистора VT2, то удельная крутизна K_1 нагрузочного транзистора VT1 должна быть меньше удельной крутизны K_2 управляющего транзистора. Это достигается технологическим путем на этапе изготовления элемента: нагрузочный транзистор изготавливают с узким и длинным каналом, а управляющий – с коротким и широким.

На рис. 26,а приведены выходные характеристики нагрузочного транзистора VT1, для которого удельная крутизна $K_1=0,005 \text{ мА/В}^2$ и $U_{зи\text{ пор}} = 3\text{В}$. Так как для нагрузочного транзистора выполняется условие

$$U_{\text{зи1}} = U_{\text{си1}}$$

то геометрическое место точек, удовлетворяющее этому условию, является вольт – амперной характеристикой резистора МДП – типа (кривая $U_{\text{зи}} = U_{\text{си}}$).




Рис. 26.

Выходные характеристики управляющего транзистора VT2 с параметрами $K_2 = 0,04 \text{ mA/V}^2$, $U_{\text{зи пор2}} = 3 \text{ V}$ приведены на рис. 26,б. На этих характеристиках построена линия нагрузки, соответствующая ВАХ нагрузочного транзистора VT1 при $E_{\text{п}} = 12 \text{ V}$. Так, при токе $I_{\text{C1}} = 0,04 \text{ mA}$ в соответствии с рис. 26,а имеем $U_{\text{зи1}} = U_{\text{си1}} = 7 \text{ V}$, следовательно, $U_{\text{си2}} = E_{\text{п}} - U_{\text{зи1}} = 12 - 7 = 5 \text{ V}$. При $I_{\text{C1}} = 0,08 \text{ mA}$ имеем $U_{\text{зи1}} = 9 \text{ V}$, поэтому $U_{\text{си2}} = 12 - 9 = 3 \text{ V}$ и т.д. Из рис. 26,б видно, что построенная таким образом линия нагрузки имеет ярко выраженный характер, а ее начало лежит в точке с координатами $I_{\text{C2}} = 0$, $U_{\text{си2}} = E_{\text{п}} - U_{\text{зи пор1}} = 9 \text{ V}$.

Если $U_{\text{вх}} = U_{\text{вх}}^0 \leq U_{\text{зи пор2}}$, то транзистор VT2 закрыт, а через открытый транзистор VT1 будет протекать ток, равный току утечки транзистора VT2, то есть транзистор VT1 будет находиться на грани запираения, при этом $U_{\text{зи1}} = U_{\text{зи пор1}}$. Поскольку сопротивление канала $R_{\text{к2}}$ закрытого транзистора VT2 значительно больше сопротивления канала $R_{\text{к1}}$ открытого транзистора VT1, на выходе будет напряжение высокого уровня

$$U_{\text{вых}}^1 = E_{\text{п}} - U_{\text{зи пор1}}$$

Это напряжение определяет уровень логической 1 в элементах на МДП –

транзисторах. Если этот уровень подать на вход инвертора, то есть если $U_{\text{вх}} = U_{\text{вых}}^1 = E_{\text{п}} - U_{\text{зи пор1}}$, то транзистор VT2 откроется и открытыми окажутся оба транзистора VT2 и VT1. Поскольку сопротивление канала $R_{\text{к2}}$ открытого транзистора VT2 значительно меньше сопротивления канала $R_{\text{к1}}$ открытого транзистора VT1, то на выходе установится напряжение низкого уровня.

Определим ток стока открытого управляющего транзистора VT2, работающего в крутой области стоковых характеристик:

$$I_{\text{C2}} = K_2 [(E_{\text{п}} - U_{\text{зи пор1}} - U_{\text{зи пор2}}) U_{\text{си2}} - 0,5 U_{\text{си2}}^2]$$

Величина $U_{\text{си2}}$ является малой по сравнению с $E_{\text{п}}$, поэтому записать его в более простом виде:

$$I_{\text{C2}} = K_2 (E_{\text{п}} - U_{\text{зи пор1}} - U_{\text{зи пор2}}) U_{\text{си2}}$$

Ввиду того, что в данном случае $U_{\text{си2}}$ есть не что иное, как выходное напряжение низкого уровня, последнее уравнение можно представить в виде

$$I_{\text{C2}} = K_2 (E_{\text{п}} - U_{\text{зи пор.1}} - U_{\text{зи пор.2}}) U_{\text{вых}}^0$$

При этом транзистор VT1 работает в пологой области характеристик, поэтому его ток стока будет определяться уравнением:

$$I_{\text{C1}} = 0,5 K_1 (E_{\text{п}} - U_{\text{вых}}^0 - U_{\text{зи пор1}})^2 \approx 0,5 K_1 (E_{\text{п}} - U_{\text{зи пор1}})^2$$

Поскольку должно выполняться условие $I_{\text{C2}} = I_{\text{C1}}$ (VT2 и VT1 включены последовательно по отношению к $E_{\text{п}}$), то получим:

$$K_2 (E_{\text{п}} - U_{\text{зи пор1}} - U_{\text{зи пор2}}) U_{\text{вых}}^0 = 0,5 K_1 (E_{\text{п}} - U_{\text{зи пор1}})^2$$

Решение это уравнение относительно $U_{\text{вых}}^0$ даёт:

$$U_{\text{вых}}^0 = \frac{K_1 (E_{\text{п}} - U_{\text{зи пор1}})^2}{2 K_2 (E_{\text{п}} - U_{\text{зи пор1}} - U_{\text{зи пор2}})}$$

При $U_{\text{вых}} = U_{\text{вых}}^0$ через инвертор протекает сквозной ток стока транзисторов VT1 и VT2. Мощность, потребляемая в режиме логического нуля на выходе, будет равна

$$P^0 = E_{\text{п}} I_{\text{C1}} = 0,5 K_1 E_{\text{п}} (E_{\text{п}} - U_{\text{зи пор1}})^2$$

При $U_{\text{ВЫХ}} = U_{\text{ВЫХ}}^1$ через инвертор протекает лишь незначительный ток, определяемый током утечки транзистора VT2, поэтому:

$$P^1 = E_{\text{П}} I_{\text{УТ}} \approx 0$$

Считая состояние логического нуля и логической единицы равновероятными, получим:

$$P_{\text{ср}} = 0,5 (P^0 + P^1) \approx 0,5 P^0 = 0,25 K_1 E_{\text{П}} (E_{\text{П}} - U_{\text{ЗИ пор1}})^2$$

Схема инвертора с нелинейной нагрузкой на МДП – транзисторах с каналом р-типа отличается от рассмотренной лишь противоположной полярностью источника питания $E_{\text{П}}$, вследствие чего уровни логического 0 и логической 1 находятся в области отрицательных значений напряжений.

Передающую характеристику инвертора с нелинейной нагрузкой можно построить графически по точкам пересечения линии нагрузки с выходными статическими характеристиками управляющего транзистора.

Вид полученной таким образом ПХ показан на рис. 27. При $U_{\text{ВХ}} \leq U_{\text{ЗИ пор2}}$ выходное напряжение постоянно и имеет максимальное значение $U_{\text{ВЫХ max}} = U^1 = E_{\text{П}} - U_{\text{ЗИ пор1}} = 12 - 3 = 9 \text{ В}$, и протекающий через инвертор сквозной ток определяется лишь током утечки, составляющим обычно лишь несколько наноампер.




Рис. 27.

Передающая характеристика инвертора на МДП-транзисторах с

нелинейной нагрузкой практически не зависит от температуры поэтому рассматриваемый инвертор имеет высокую помехоустойчивость в широком диапазоне изменения температур. Отсутствие входных (затворных) токов обеспечивает независимость ПХ и помехоустойчивости от числа нагрузок.

Инверторы с квазилинейной и токостабилизирующей нагрузками

Если затвор нагрузочного МДП – транзистора подключить к дополнительному источнику питания $E_{п2}$, напряжение которого удовлетворяет условию $E_{п2} \geq E_{п1} + E_{зипор1}$, то образуется инвертор с квазилинейной нагрузкой (рис. 28, а). При этом нагрузочный транзистор VT1 все время находится в крутой области выходных характеристик, благодаря чему увеличивается уровень логической 1 на выходе инвертора до значения $U_{вых}^1 \approx E_{п1}$ и линия нагрузки, построенная на выходных характеристиках управляющего транзистора VT2, имеет меньшую нелинейность, чем в инверторе с нелинейной нагрузкой. Однако такой инвертор из-за необходимости осуществления вывода затвора нагрузочного транзистора VT1 занимает большую площадь на подложке по сравнению с инвертором с нелинейной нагрузкой.




Рис. 28.

В инверторе с токостабилизирующей нагрузкой (рис. 28, б) в качестве нагрузки используется МДП-транзистор со встроенным каналом, который всегда открыт независимо от значения $U_{вх}$. При $U_{вх} < U_{зипор2}$ управляющий транзистор VT2 открыт и $U_{вых} = U^1 \approx E_{п}$. Если $U_{вх} = U^1 = E_{п}$, то VT2 открыт и $U_{вых}$ определяется соотношением сопротивлений каналов открытых

транзисторов VT1 и VT2. При надлежащем выборе параметров в этом случае на выходе образуется напряжение низкого уровня U^0 .

Остальные параметры инверторов с квазилинейной и токостабилизирующей нагрузками могут быть определены по методике, импльзуемой для определения параметров инвертора с нелинейной нагрузкой. При этом оказывается, что для всех типов рассмотренных инверторов уровень логического 0 одинаков и может быть определен по формуле :

$$U_{\text{Вых}}^0 = \frac{K_1(E_{\text{п}} - U_{\text{ЗИпор1}})^2}{2K_2(E_{\text{п}} - U_{\text{ЗИпор1}} - U_{\text{ЗИпор2}})}$$

Инверторы на КМДП–транзисторах

Недостатком всех ранее рассмотренных схем инверторов является протекание сквозного тока в режиме логического 0 на выходе. Более экономичными являются схемы ключей на комплементарных МДП-транзисторах, называемых схемами КМДП-типа, или схемами с дополнительной симметрией. В такой ключевой схеме (рис. 29.) нагрузочный транзистор VT1 и управляющий VT2 имеют каналы с противоположными типами электропроводности и параллельно соединенные затворы и стоки. Подложки каждого транзистора соединены с их истоками.




Рис. 29.

Из-за очень большого входного сопротивления (порядка 10^{14} Ом) даже статический заряд, образованный на затворе, может вызвать электрический пробой подзатворной диэлектрической пленки и выход транзистора из строя. Для защиты от зарядов электростатического электричества на входах КМДП –

схем имеется специальная диодно-резисторная схема защиты, состоящая из резистора R_1 и охранных диодов $VD1$, $VD2$ и $VD3$. Диоды $VD1$ и $VD2$ осуществляют защиту схемы от положительных входных напряжений, превышающих напряжение E_p на $+0,5$ В, а диод $VD3$ осуществляет защиту от отрицательных входных напряжений, превышающих по абсолютному значению напряжение $-0,5$ В. В диапазоне изменения входного напряжения $-0,5 \text{ В} \leq U_{\text{вх}} \leq E_p + 0,5 \text{ В}$ охранные диоды закрыты и не оказывают влияния на работу схемы. Благодаря такой схеме уровень безопасного электростатического потенциала элементов КМДП – типа составляет 100 В.

При $U_{\text{вх}} = U^0$ транзистор $VT2$ закрыт. В тоже время $U_{\text{зи1}} = U_{\text{вх}} - E_p \approx -E_p$, транзистор $VT1$ открыт и через него напряжение питания поступает на выход схемы, образуя высокий уровень выходного напряжения $U_{\text{вых}}^1 = +E_p$. Если $U_{\text{вх}} = U^1 = +E_p$, то транзистор $VT2$ открыт. Так как при этом $U_{\text{зи}} = U_{\text{вх}} - E_p = 0$, то транзистор $VT1$ будет закрыт, и на выход через открытый транзистор $VT2$ будет передан нулевой потенциал корпуса, вследствие чего $U_{\text{вых}}^0 = 0$. Из сказанного следует, что при любом уровне входного напряжения один из транзисторов КМДП – инвертора закрыт, а другой открыт. Тем самым исключается протекание сквозного тока в статическом режиме.

На рис. 30 приведены схемы базовых ЛЭ, реализующих функции ИЛИ-НЕ и И-НЕ в ПЛ. В этих схемах транзисторы $VT1$, $VT3$ и $VT2$, $VT4$ образуют КМДП-инверторы: когда в каждом один из них закрыт, то другой открыт. Действительно, если в схеме рис. 30,а $x_1=0$ и $x_2=1$, то $VT3$ закрыт, а $VT4$ – открыт. При этом $U_{\text{зи1}} = 0 - E_p = -E_p$, т.е. транзистор $VT1$ открыт.




Рис. 30.

Но т.к. $U_{зи2} = U_1 - E_{п} = E_{п} - E_{п} = 0$, то VT2 закрыт, вследствие чего сопротивление плеча, образованного каналами транзисторов VT3 и VT4, оказывается значительно меньше сопротивления плеча, образованного последовательно включенными транзисторами VT1 и VT2. В результате этого $U_{вых}=0$. Уровень выходного напряжения не изменится, если $x_1=1$, $x_2=0$ или $x_1=x_2=1$. В последнем случае открытыми будут транзисторы VT3 и VT4, а VT1 и VT2 – закрыты.

В схеме на рис. 30,б низкий уровень выходного напряжения будет только при одновременно открытых транзисторах VT3 и VT4, т.е. при $x_1=x_2=1$. Транзисторы VT1 и VT2 будут закрыты, поскольку у них напряжение между затвором и истоком близко к нулю.

В схемах, приведенных на рис. 30 с целью упрощения не показаны защитные цепочки, однако присутствие их на каждом входе, как было отмечено выше, является обязательным.

По схемам, подобным рис. 30,а выполнены ЛЭ типов ЛЕ5, ЛЕ6, ЛЕ10, имеющиеся в сериях 561, К561, 564, К564, а по схемам, аналогичным рис. 30,б элементы ЛА7, ЛА8, ЛА9.

Логические элементы на полевых МДП-транзисторах с одним типом проводимости.

Основой для построения схем базовых ЛЭ служат рассмотренные ранее инверторы с линейной, нелинейной, квазилинейной и токостабилизирующей нагрузками. Если в любом из этих инверторов управляющий транзистор заменить группой из последовательно соединенных транзисторов, то получится ЛЭ, выполняющий операцию И-НЕ. На рис. 31,а приведена схема ЛЭ, выполненного на n-МДП-транзисторах. Характер выполняемой логической операции не изменится, если все n-МДП-транзисторы заменить на p-МДП-транзисторы и работу элемента рассматривать в ОЛ (рис. 31,б).




Рис. 31.

Из этого следует, что логика работы такого элемента не зависит от типа канала МДП-транзистора, а требует определенной полярности источника питания и сигнала. В связи с этим на схемах можно не указывать тип канала транзисторов и представлять их в виде, показанном на рис. 31,в.

Если управляющий транзистор заменить группой параллельно соединенных МДП-транзисторов, то полученный ЛЭ будет выполнять операцию ИЛИ-НЕ (рис. 32).

Схемы И-НЕ имеют более высокий уровень напряжения логического нуля, поскольку он суммируется из напряжений $U_{си}$ открытых последовательно соединенных транзисторов. Для уменьшения абсолютного значения этого уровня управляющие транзисторы в ЛЭ И-НЕ изготавливают с более широким

каналом, однако при этом увеличиваются геометрические размеры структуры логического элемента. Поэтому при проектировании схем на МДП-транзисторах стараются по возможности избегать использования элементов И-НЕ, отдавая предпочтение элементам ИЛИ-НЕ.




Рис. 32.

Для построения ЛЭ на одностипных МДП-транзисторах, реализующих более сложные логические функции, применяется сочетание параллельных и последовательных соединений управляющих транзисторов. На рис. 33 показана схема ЛЭ, реализующего функцию $y = \overline{x_1 x_2} \vee x_3$.




Рис. 33.

ИМС на МДП-транзисторах одного типа электропроводности присущи

следующие достоинства:

- ♦ высокое входное сопротивление (до 10^{14} Ом);
- ♦ малые размеры и высокая технологичность;
- ♦ меньшая потребляемая мощность, чем у ТТЛ-схем;
- ♦ высокая помехоустойчивость (порядка 2...6 В) по сравнению с 0,6 В для биполярных транзисторов;
- ♦ устойчивость к нейтронной составляющей радиационного воздействия.

Недостатки элементов на МДП-транзисторах связаны с относительно большим пороговым напряжением и высоким напряжением питания (у элементов типа р-МДП напряжение питания в 3...6 раз превышает напряжение питания элементов ТТЛ). Если по быстродействию элементы на МДП-транзисторах с каналом n-типа сравнимы с элементами ТТЛ, то элементы на транзисторах с каналом р-типа имеют в 8-10 раз меньшее быстродействие. Однако преимуществом схем на МДП-транзисторах с каналом р-типа является то, что они значительно дешевле и технологичнее.

Логические элементы на комплементарных КМДП-транзисторах.

Отличительной особенностью комплементарных МДП-структур является их свойство не потреблять мощности в статическом режиме при любом сочетании сигналов, потому что открывание МДП-транзистора одного типа сопровождается запирающим МДП-транзистора другого типа. Общая закономерность построения таких структур состоит в том, что параллельное соединение одного типа транзисторов сопровождается последовательным соединением транзисторов противоположного типа. Проиллюстрируем это положение на базовых элементах, реализующих функции ИЛИ-НЕ (рис. 34,а) и И-НЕ(рис. 34,б). В схемах пары транзисторов Т1, Т3 и Т2, Т4 образуют комплементарные структуры: когда один из них заперт, то другой открыт.




Рис. 34.

Пусть в схеме на рис. 34,а на оба входа x_1 и x_2 подан 0 (нулевой потенциал в положительной логике). Тогда транзисторы n -типа T_1 и T_2 заперты, так как разность потенциалов между их затворами и истоками (с подложками), присоединенными к корпусу, близка к нулю. Транзисторы p -типа T_3 и T_4 – открыты, потому что нулевой потенциал, подведенный к затворам, относительно их подложек, соединенных с положительным полюсом источника питания, создаст отрицательную разность потенциалов, необходимую для индуцирования в них p -канала. Но так как через эти каналы протекают лишь пренебрежимо малые токи запертых транзисторов T_1 и T_2 , падения напряжения на транзисторах T_3 и T_4 незначительны и, значит, выходное напряжение, примерно равное $+U_{ип}$, соответствует 1.

Если хотя бы на один из входов, например x_1 , подать 1, т.е. потенциал, близкий к $+U_{ип}$, то соответствующий p -транзистор (в данном случае T_3) закроется, отключая $+U_{ип}$ от выхода, на который через открывшийся транзистор n -типа (T_1) подан нулевой потенциал корпуса, т.е. логический 0. Таким образом, в рассмотренной схеме логический перепад напряжений выше, чем в любой другой логике (коэффициент использования напряжения ключевой схемы близок к единице). Поэтому помехоустойчивость логических ИМС на комплементарных МДП-структурах высока.

Аналогично можно разобрать работу схемы рис. 34,б, реализующей в

положительной логике функцию И-НЕ. В рассматриваемых базовых элементах реализуется принцип двойственности, т.е. при смене логики на противоположную одна и та же схема может выполнять функции как ИЛИ-НЕ, так и И-НЕ.

К преимуществам элементов на комплементарных МДП-структурах относится также способность работать без сбоев при больших разбросах напряжения питания, к недостаткам – повышенное напряжение питания (как правило, $U_{пп} = 9В$) и относительная технологическая сложность их изготовления.

2.6.Преобразователи уровней

При проектировании управляющих систем часто возникает необходимость предъявления различных требований к их логическим узлам и блокам с точки зрения быстродействия, рассеиваемой мощности, помехоустойчивости и т.п. Эти требования можно удовлетворить, используя микросхемы, выполненные по различным технологиям: ТТЛ, ЭСЛ, И²Л, КМОП. Кроме того, в большинстве управляющих систем, помимо ИМС различной степени интеграции используются навесные дискретные элементы (транзисторы, диоды, конденсаторы, трансформаторы, дроссели), а также кнопки, тумблеры, разъемы, элементы индикации и т.п. Для обеспечения совместимости логических уровней различных семейств цифровых устройств используют специальные элементы – преобразователи уровней, называемые также адаптерами, драйверами и трансляторами.

На рис. 35. представлен общий случай согласования элементов ЛЭ1 и ЛЭ2 с различными типами логики и схемотехники. Основным элементом схемы согласования является преобразователь уровней ПУ. Входное (ВхУ) и выходное (ВыхУ) устройства обеспечивают согласование выхода ЛЭ1 со входом ПУ и выхода ПУ со входом ЛЭ2. В отличие от логических элементов, у которых значения уровней входных и выходных сигналов, как правило, совпадают, у ПУ значения этих уровней всегда различны. Поэтому для обеспечения нормальной работы ЛЭ1 и ЛЭ2 необходимо, чтобы входное

устройство ПУ было реализовано по схеме выходного каскада ЛЭ1, а выходное устройство ПУ – по схеме входного каскада ЛЭ2. Для обеспечения выполнения этих условий для питания ПУ необходимо использовать питающие напряжения, характерные как для ЛЭ1, так и для ЛЭ2.




Рис. 35.

Ввиду большого количества встречающихся на практике вариантов совместной работы управляющего и управляемого логических элементов с различными уровнями сигналов проектирование ПУ осуществляют для конкретных схем с учетом входных характеристик и параметров управляемого элемента. При этом ПУ должен обеспечивать передачу сигналов от управляющего элемента к управляемому с высокой степенью надежности и иметь необходимые динамические параметры с учетом емкостных и активных нагрузок.

Схемотехника преобразователей уровней ТТЛ - ЭСЛ

Общая принципиальная схема ПУ ТТЛ – ЭСЛ приведена на рис. 36,а. Каскад, выполненный на транзисторе VT1 и резисторах R1, R2, R3, является входным. На транзисторе VT2 и резисторе R4 выполнен собственно ПУ, а на VT3 и R5 – эмиттерный повторитель, выполняющий роль выходного каскада.




Рис. 36.

При $U_{BX} = U_{ТТЛ}^0$ потенциал точки А (U_A) будет меньше, чем при $U_{BX} = U_{ТТЛ}^1$. В зависимости от конкретного значения U_A транзистор VT2 будет работать в активном режиме (открыт), либо в режиме отсечки (закрыт).

При $U_{BX} = U_{ТТЛ}^1$ должно быть выполнено условие $U_A > U_{оп}$. При этом транзистор VT2 будет закрыт, и через резистор R4 будет протекать только ток базы транзистора VT3, создавая на нем напряжение $U_{R4} = I_{B3}R4 \approx -0,1 \text{ В}$. Выходное напряжение будет соответствовать уровню логической 1 ЭСЛ:

$$U_{ВЫХ}^1 = -U_{R4} - U_{БЭ03} = -0,1 \text{ В} - 0,8 \text{ В} = -0,9 \text{ В}.$$

При $U_{BX} = U_{ТТЛ}^0$ напряжение U_A снижается до уровня, при котором транзистор VT2 открывается, и на его коллекторе образуется напряжение

$$U_{K2} = U_{B3} = -U_{R4} = -(I_{K2} + I_{B3})R4 \approx -0,9 \text{ В},$$

а на выходе схемы – напряжение логического нуля ЭСЛ:

$$U_{ВЫХ}^0 = -U_{R4} - U_{БЭ03} = -0,9 \text{ В} - 0,8 \text{ В} = -1,7 \text{ В}.$$

Недостатком рассмотренного ПУ является значительная протяженность участка, на котором наблюдается спад передаточной характеристики и, как следствие этого, низкая помехоустойчивость.

В ПУ ТТЛ – ЭСЛ, показанном на рис. 36,б, входной каскад выполнен на

МЭТ VT1. При $U_{\text{вх}} = U_{\text{ТТЛ}}^0$ ток базы протекает через открытый эмиттерный переход

$$I_{\text{Б1}} = (E_{\text{п1}} - U_{\text{БЭ01}} - U_{\text{ТТЛ}}^0) / R1,$$

транзистор VT1 находится в режиме насыщения при нулевом токе его коллектора, что приводит к запиранию диодов VD1 и VD2. Потенциал точки А оказывается равным нулю и

$$U_{\text{вых}} = U_{\text{выхЭСЛ}}^0 = U_{\text{А}} - U_{\text{БЭ02}} - U_{\text{до3}} = 0 \text{ В} - 0,8 \text{ В} - 0,8 \text{ В} = -1,6 \text{ В}$$

Уровень логической 1 ЭСЛ на выходе ПУ образуется в случае, если на все его входы поступают напряжения $U_{\text{вх}} = U_{\text{ТТЛ}}^1$. При этом МЭТ VT1 работает в активном инверсном режиме и его ток базы

$$I_{\text{Б1}} = (E_{\text{п1}} - U_{\text{БКО1}} - U_{\text{до1}} - U_{\text{до2}}) / R1$$

протекает через открытые диоды VD1 и VD2, образуя в точке А напряжение $U_{\text{А}} = U_{\text{до2}} = 0,8 \text{ В}$, вследствие чего выходное напряжение оказывается равным:

$$U_{\text{вых}} = U_{\text{выхЭСЛ}}^1 = U_{\text{А}} - U_{\text{БЭ02}} - U_{\text{до3}} = 0,8 \text{ В} - 0,8 \text{ В} - 0,8 \text{ В} = -0,8 \text{ В}.$$

Схемотехника преобразователей уровней ЭСЛ – ТТЛ

На рис. 37,а представлен вариант схемы ПУ ЭСЛ – ТТЛ со сложным инвертором на выходе. При $U_{\text{вх}} = U_{\text{вх}}^1$ транзистор VT1 открыт и работает в режиме, близком к насыщению. Напряжение $U_{\text{КЭ1}} < U_{\text{БЭпор}}$, где $U_{\text{БЭпор}}$ - пороговое напряжение, т.е. напряжение на эмиттерном переходе транзистора, при котором он находится на грани отпирания. Для кремниевых транзисторов $U_{\text{БЭпор}} \approx 0,6 \text{ В}$. Вследствие этого транзистор VT2 закрыт и напряжение на его коллекторе $U_{\text{К2}} \approx +E_{\text{п1}}$. Это вызывает отпирание транзисторов VT3 и VT5 и формирование на выходе ПУ напряжения низкого уровня: $U_{\text{вых}} = U_{\text{ТТЛ}}^0$.




Рис. 37.

Если $U_{BX} = U_{ЭСЛ}^0$, транзистор VT1 закрывается, а VT2 открывается, вызывая запирающие транзисторов VT3 и VT5. Увеличение потенциала коллектора закрывшегося транзистора VT3 приводит к отпирающему транзистора VT4 и на выходе ПУ образует высокий уровень напряжения $U_{ВЫХ} = U_{ТТЛ}^1 \geq 3,4 \text{ В}$.

Устойчивая работа рассмотренного ПУ обеспечивается при выполнении достаточно жестких требований к разбросу параметров его элементов, определяющих открытое и закрытое состояния транзистора VT2. Так, например, условием закрытого состояния VT2 (при $U_{BX} = U_{ЭСЛ}^1$) будет:

$$U_{K1} - U_{Э1} < U_{БЭпор}$$

Подставляя в это неравенство значения $U_{K1} = -I_{K1} \cdot R1$ и $U_{Э1} = U_{ЭСЛ}^1 - U_{БЭ01}$, где I_{K1} и $U_{БЭ01}$ - соответственно коллекторный ток и напряжение на эмиттерном переходе открытого транзистора VT1, получим

$$-I_{K1} \cdot R1 - (U_{ЭСЛ}^1 + U_{БЭ01}) < U_{БЭпор}$$

Для открытого транзистора VT2 должно выполняться условие

$$U_{Б2} - U_{Э2} = U_{БЭ0}$$

Так как транзистор VT1 при этом закрыт, то $U_{B2} = -I_{B2} \cdot R1$, $U_{Э2} = (I_{B2} + I_{K2})R2 - (-E_{п2}) \approx I_{K2}R2 + E_{п2}$ и условие примет вид

$$-I_{B2}R1 - I_{K2}R2 - E_{п2} = U_{БЭ0},$$

где I_{B2} и I_{K2} - соответственно токи базы и коллектора открытого транзистора VT2.

Достоинством ПУ является его простота и стандартные значения выходных уровней сигналов ТТЛ при использовании источников питания с напряжениями $E_{п1} = +5$ В и $E_{п2} = -5$ В.

Большее практическое применение получила схема ПУ ЭСЛ – ТТЛ, приведенная на рис. 37,б. Она состоит из ТП (элементы VT1, VT3, R1, R3) с генератором стабильного тока (VT2, R2), выходного каскада (VT4, VT5, VD, R4) и источника опорных напряжений $U_{оп1}(-1,3$ В) и $U_{оп2}$, определяющего силу тока I_0 ГСТ.

При $U_{вх} = U_{ЭСЛ}^1$ (рассмотрение ведется в положительной логике), транзистор VT1 открыт, а VT3 закрыт, поскольку напряжение на его эмиттерном переходе

$$U_{БЭ3} = U_{Б3} - U_{Э3} = U_{оп1} - (U_{ЭСЛ}^1 - U_{БЭ01}) = -1,3 \text{ В} - (-0,9 \text{ В} - 0,75 \text{ В}) = +0,35 \text{ В}.$$

Соппротивление резистора R1 подобрано таким образом, что потенциал базы транзистора VT5 при открытом транзисторе VT1 не превышает порогового, вследствие чего VT5 оказывается закрытым. В то же время потенциал базы транзистора VT4, определяемый потенциалом коллектора закрытого транзистора VT3, близок к $+E_{п1} = +5$ В и транзистор VT4 оказывается в открытом состоянии. На выходе ПУ формируется высокий уровень напряжения, равный $U_{ТТЛ}^1 = E_{п1} - U_{R3} - U_{БЭ04} - U_{до} \approx 3,4$ В.

При $U_{вх} = U_{ЭСЛ}^0$ транзистор VT1 закрывается, а VT3 открывается. Это приводит к отпиранию транзистора VT5 и переводу его в режим насыщения и запираанию транзистора VT4. На выходе ПУ формируется низкий уровень напряжения.

Из приведенных рассуждений следует, что данный ПУ обеспечивает преобразование уровней ЭСЛ – ТТЛ без инвертирования выходного сигнала. Если опорное напряжение подать на базу транзистора VT1, а входной сигнал на базу транзистора VT2, то преобразование уровней ЭСЛ – ТТЛ будет происходить с инвертированием преобразуемого сигнала.

Схемотехника преобразователей уровней ТТЛ – КМДП

Если нагрузками ТТЛ элементов являются входы КМДП элементов, то вследствие малости входных токов последних в большинстве случаев согласование по току обеспечивается автоматически. В то же время, как это следует из диаграмм допустимых уровней напряжений на выходах ИС ТТЛ и входах ИС КМДП (рис. 38), необходимо согласование по уровням напряжений. Такое согласование осуществляется с учетом особенностей выполнения выходного каскада элемента ТТЛ и значений напряжений источников, используемых для питания ТТЛ и КМДП элементов.




Рис. 38.

Существует три варианта выходных каскадов ТТЛ элементов: с открытым коллектором, с простым инвертором и со сложным инвертором.

ТТЛ элементы с открытым коллектором обычно используются в тех случаях, когда нагрузочные КМДП элементы питаются от источников с напряжениями, превышающими напряжение источника питания ТТЛ

элементов. Увеличение уровня логической 1 на выходе ТТЛ элемента достигается включением резистора R_x между его выходом и плюсовым выводом источника питания $E_{п2}$, применяемом в КМДП элементе (рис. 39). Чем меньше сопротивление этого резистора, тем выше напряжение логической 1 на входах КМДП элементов. Однако уменьшение сопротивления резистора R_x приводит к увеличению тока выходного каскада элемента ТТЛ в режиме логического 0. Для предотвращения выхода из строя транзистора выходного каскада элемента ТТЛ сопротивление резистора R_x следует выбирать из условия :

$$R_x \geq (E_{п2} - U_{\text{вых.Т}}^0) / I_{\text{вых.Т}}^0 \approx E_{п2} / I_{\text{вых.Т}}^0.$$




Рис. 39.

Из приведенных рассуждений следует, что при одинаковых напряжениях источников питания (+5 В) согласование по уровням напряжения между ТТЛ элементом с простым инвертом и КМДП нагрузкой обеспечивается автоматически. Для сопряжения ТТЛ элементов со сложным инвертором рекомендуется между выходом элемента ТТЛ и плюсовым выводом источника питания включить дополнительный резистор R_x (рис. 40).




Рис. 40.

Преобразователи уровней КМДП – ТТЛ

Такие преобразователи уровней применяются в случае, когда в качестве управляющего используется КМДП элемент, а в качестве управляемых (нагрузки) – ТТЛ элементы. При этом напряжения источников питания могут быть одинаковыми ($E_{п.к} = E_{п.т} = 5 \text{ В}$), либо различными. Если $E_{п.к} = E_{п.т}$, то в соответствии с рис. 38 согласование по напряжению обеспечивается автоматически. Но поскольку выходные токи $I_{\text{вых.к}}^0$ КМДП элементов и входные токи $I_{\text{вх.т}}^0$ ТТЛ элементов одного порядка, то необходимо обеспечить согласование по току.




Рис. 41.

На рис. 41 показано согласование КМДП элемента с ТТЛ элементами при высоком (а) и низком (б) уровнях напряжения на выходах КМДП элемента. Для согласования по току необходимо выполнить условия

$$I_{\text{вых.к}}^1 > I_{1 \text{ вх.т}}^1 + I_{2 \text{ вх.т}}^1 + \dots + I_{\text{п. вых.т}}^1,$$

$$I_{\text{вых.к}}^0 > I_{1 \text{ вх.т}}^0 + I_{2 \text{ вх.т}}^0 + \dots + I_{\text{п. вх.т}}^0.$$




Рис. 42.

Значение $I_{\text{ВХ.Т}}^0$ обычно находится в пределах 1...2 мА, что превышает предельную нагрузочную способность КМДП элементов за исключением ИМС К561ЛН1, К564ЛН1, К561ПУ4, К564ПУ4.

Специальные преобразователи уровней

Такие преобразователи могут потребоваться при совместном использовании ИМС одного типа логики, но работающих при различных напряжениях источников питания, при управлении цифровыми микросхемами от источников с нестандартными уровнями напряжений или использовании цифровых микросхем для управления устройствами, требующими повышенные входные напряжения и т.д. В таких случаях для построения ПУ используются делители напряжений, фиксаторы уровней, сдвигатели уровней, ключевые транзисторные схемы, работающие на принципе переключения тока, оптронные переключатели и трансформаторные схемы.

Делители напряжения используются для понижения логических уровней 0 и 1. Потребность в таком преобразовании уровней возникает, например, при стыковке КМДП элементов, работающих при высоком напряжении источника питания, с КМДП элементами, работающих с низким напряжением источника питания (рис. 43,а).

При напряжениях $E_{п1} = 15 \text{ В}$ и $E_{п2} = 5 \text{ В}$ делитель напряжения, образованный резисторами $R1$ и $R2$, должен иметь коэффициент деления

$$K_d = R2 / (R1 + R2) = 1 / 3$$

откуда следует: $R1 = 2R2$. Значения сопротивлений $R1$ и $R2$ должны быть такими, чтобы ток делителя I_d при высоком уровне напряжения на выходе ЛЭ1 не превышал значения $I_{вых}^1$ ЛЭ1. Рекомендуется использовать $R1 = 20 \text{ кОм}$, $R2 = 10 \text{ кОм}$.




Рис. 43.

Более сложная схема делителя приведена на рис. 40,б для согласования КМДП элементов с ТТЛ элементами, когда КМДП элементы запитываются напряжением, большим 5 В. Непосредственно роль ПУ выполняет ТТЛ элемент, имеющий входы расширения по ИЛИ, а делитель $R5$, $R6$ с транзистором $VT5$ образует входную цепь ПУ. Заземление информационных входов ТТЛ элемента приводит к запирающему транзистору $VT2$. Управление выходным каскадом осуществляется через внешний транзистор $VT5$, на базу которого подается напряжение с делителя $R5$, $R6$, подключенного к выходу ЛЭ1. Когда на выходе ЛЭ1 низкий уровень напряжения, транзистор $VT5$ закрыт, транзистор $VT3$, благодаря высокому напряжению на его базе, открывается и на выходе ПУ формируется уровень напряжения, соответствующий логической 1 ТТЛ. При высоком уровне напряжения на

выходе ЛЭ1 транзистор VT5 открывается и входит в режим насыщения, вызывая запираание транзистора VT3 и насыщение транзистора VT4. На выходе образуется уровень логического 0 ТТЛ.

Фиксаторы потенциалов используются в тех случаях, когда требуется преобразовать высокие нестандартные уровни напряжений в логические уровни 0 и 1, используемые для управления цифровыми ИМС.

$$R_{3\max} = (E_{\text{п}} - U_{\text{выхmin}}^1) / (K_{\text{раз}} I_{\text{вх}}^1).$$

2.7. Программируемые логические матрицы

Успехи в области интегральной технологии привели к созданию больших интегральных схем БИС с тысячами элементов на одном кристалле, позволивших повысить их надежность и быстродействие, снизить потребляемую мощность и габариты. Однако при этом возникла проблема: как на схемах с таким количеством элементов изготавливать устройства, реализующие различные функции, решающие разные задачи.

Казалось бы естественным изготовление так называемых заказных схем, разрабатываемых специально для решения той или иной задачи в конкретной аппаратуре. Но проектирование заказных БИС – дорогой и трудоемкий процесс, поэтому их изготовление экономически оправдано лишь при массовом производстве таких схем, а чем специфичнее задача, решаемая заказной БИС, тем меньше ее тираж.

Выходом из создавшегося положения явились программируемые схемы с матричной структурой, которая роднит их с полупроводниковыми запоминающими устройствами. Такие схемы, изготавливаемые по единым фотошаблонам, представляют набор элементов (фрагментов), не связанных между собой. Для создания конкретного устройства элементы соединяются между собой (осуществляется программирование схемы) на заключительном этапе изготовления по специально проектируемым для каждого устройства шаблонам, с помощью которых образуются (либо разрушаются) металлизированные соединения между фрагментами. Причем подобное

программирование (соединение фрагментов) может осуществлять и пользователь.

Наряду с программируемыми запоминающими устройствами выпускаются программируемые комбинационные (логические) устройства, позволяющие реализовывать на них различные логические функции. Так как микросхемы этих устройств построены по матричному принципу, их называют *программируемыми логическими матрицами* (ПЛМ).

Матрица – это сетка взаимно перпендикулярных проводников (рис. 44), в местах пересечения которых находятся полупроводниковые элементы – диоды или транзисторы (они показаны в выносках на рис. 44, а, б), включенные через легкоплавкие перемычки к проводникам матрицы. При программировании перемычки могут быть расплавлены импульсами тока и сохранены лишь в местах, необходимых для реализации той или иной логической функции (на рисунке элементы с сохраненными перемычками обозначены крестиками).

Рассмотрим, какие функции реализует матрица М1 (см. выноску на рис. 44,а). Если на горизонтальную шину подана логическая единица, то диод будет заперт и ток от источника питания E через R не течет. Падение напряжения на R отсутствует, и на вертикальной шине, соединенной с запертым диодом, остается высокий потенциал $U_{\bar{a}\bar{i}\bar{o}} \approx +E$ (лог.1). Если же $U_{\bar{a}\bar{o}} \approx 0$ (низкий потенциал), то протекающий ток I создает на R падение напряжения и $U_{\bar{a}\bar{i}\bar{o}} = E - IR \approx 0$ вольт.

Для сохранения на вертикальной шине матрицы М1 высокого потенциала необходимо, чтобы все диоды этой шины были заперты, т.е. на всех входах была логическая 1. Если хотя бы один из диодов окажется открытым (т.е. на его входе логический 0), то протекающий через него ток I создает падение на R и на выходе будет логический 0. Таким образом, на вертикальной шине реализуется операция И от аргументов, помеченных крестиками. Поэтому матрицу М1 называют матрицей И. В приведенном примере на выходах P_i реализуются конъюнкции. $P_1 = \bar{x}_1\bar{x}_2\bar{x}_3$; $P_2 = x_1x_3$; $P_3 = x_1x_2$; $P_4 = \bar{x}_1x_2\bar{x}_3$.

Выясним, какие функции реализует матрица M2 (см. выноску на рис. 41,б). Если на вертикальной шине $U_{\bar{a}\bar{o}}$ - высокий потенциал (логическая 1), то транзистор открыт и высокий потенциал +E через него поступает на горизонтальную выходную шину $U_{\bar{a}\bar{o}} \approx +E$. Если же $U_{\bar{a}\bar{o}} = 0$ вольт (логический 0), то транзистор заперт и $U_{\bar{a}\bar{o}} \approx 0$ вольт. Очевидно, что если хотя бы один из транзисторов, соединенных с горизонтальной шиной, окажется открытым (т.е. на его входе логическая 1), то через него высокий потенциал +E поступит на выход, т.е. на выходе будет логическая 1. Таким образом, на горизонтальной шине реализуется операция ИЛИ от входных переменных P_i , помеченных крестиками. Поэтому матрицу M2 называют матрицей ИЛИ. В приведенном примере на выходах y_i реализуются функции :

$$y_1 = P_1 \cup P_2 \cup P_3 \text{ и } y_2 = P_2 \cup P_4.$$




Рис. 44.

Структурная схема ПЛМ имеет вид (рис. 45):




Рис. 45.

m – количество входных элементов;

l – число термов на выходе M1;

z_i – выходные функции матрицы M1, реализующие функцию «И»;

y_i – выходные функции матрицы M2, реализующие функцию «ИЛИ»;

$F_1..F_n$ – выходы матрицы.

Условное обозначение ПЛМ представлено на рис. 46.




Рис. 46.

3.СХЕМОТЕХНИКА ОПТОЭЛЕКТРОННЫХ КОМПОНЕНТОВ

3.1.Физические основы использования элементов информационных систем в оптическом диапазоне

Основу современных информационных систем составляют электронные приборы. Однако они имеют серьезные недостатки: низкую помехозащищенность, необходимость надежного экранирования аппаратуры и линий связи, высокую стоимость и большую массу кабелей управления и передачи сигналов, трудность обеспечения электрической изоляции, сложность

микроминиатюризации таких традиционных элементов, как трансформаторы, реле, контакты, переменные резисторы.

Большая часть из указанных недостатков обусловлена тем, что для передачи информации в электронных приборах используются отрицательно заряженные частицы – электроны. Поэтому для успешного решения проблем дальнейшего развития информационной техники необходимо применять устройства, работа которых основана на других физических явлениях. Как показали исследования, широкие возможности открываются при совместном использовании электронных и оптических методов и средств, т.е. при переходе от электроники к оптоэлектронике.

Оптоэлектроника – это раздел науки и техники, изучающий как оптические, так и электронные явления в веществах, их взаимные связи и преобразования, а также приборы, схемы и системы, созданные на основе этих явлений. В оптоэлектронных устройствах передача информации осуществляется электрически нейтральными фотонами, что обеспечивает принципиальные преимущества:

- ♦ высокую информационную емкость оптического канала, обусловленную тем, что частота световых колебаний ($10^{13} - 10^{15}$ Гц) в $10^3 - 10^5$ раз выше, чем в освоенном радиотехническом диапазоне;
- ♦ большую плотность записи информации (до 10^6 бит/мм²), так как малое значение длины волны световых колебаний обеспечивает возможность фокусировки луча лазера на площадке в 1 мкм²;
- ♦ возможность параллельной обработки информации и непосредственного оперирования со зрительно воспринимаемыми образами, так как минимальная элементарная площадка в плоскости, перпендикулярной направлению распространения, которая может быть выделена для независимой модуляции части луча, близка к 10^{-6} мм²;
- ♦ высокую помехозащищенность каналов связи и отсутствие взаимных наводок, так как оптическое излучение невосприимчиво к воздействию электромагнитных полей;

- ♦ практически идеальную гальваническую развязку цепей, а значит, и возможность создания сильно разветвленных коммуникаций, включающих несогласованные разнородные потребители энергии;
- ♦ однонаправленность передачи сигнала и отсутствие обратного воздействия приемника на источник информации, что существенно упрощает анализ и проектирование оптоэлектронных систем;
- ♦ возможность дальнейшей микроминиатюризации компонентов и переход к средам с распределенными параметрами, что создаст реальные перспективы создания устройств функциональной микроэлектроники и интегральной оптики.

Элементную базу оптоэлектроники составляют оптоэлектронные приборы, использующие для своей работы электромагнитное излучение оптического диапазона.

Оптический диапазон спектра составляют электромагнитные волны с длиной волны λ от 1 мм до 1 нм. Внутри оптического диапазона выделяют инфракрасное ИК ($\lambda=0,78 \text{ мкм} \div 1\text{мм}$), видимое ($\lambda=0,38 \div 0,78 \text{ мкм}$) и ультрафиолетовое УФ ($\lambda=1\text{нм} \div 0,38\text{мкм}$) излучение (рис. 47). В ряде случаев в технике оптическое излучение характеризуется не длиной волны, а частотой световых колебаний ν или энергией фотонов $W_{\text{ф}}$, причем справедливы соотношения: $\nu=3 \cdot 10^{14} / \lambda$ и $W_{\text{ф}}=1,23 / \lambda$, где $W_{\text{ф}}$ [эВ], ν [Гц] и λ [мкм].

Плоскопараллельный монохроматический луч света, т.е. луч, электромагнитные колебания в котором происходят с одной строго постоянной частотой, может быть описан уравнением

$$E = eE_0 \cos[2\pi\nu t - (2\pi n/c)x],$$

Где E – вектор напряженности электрического поля волны; e – единичный вектор, характеризующий направление поляризации; E_0 – амплитуда; t – время; n – показатель преломления среды; c – скорость света в вакууме; x – координата в направлении распространения луча.




Рис. 47.

Для временной модуляции оптического излучения могут быть использованы такие параметры электромагнитной волны, как направление поляризации, амплитуда, частота и фаза [$\varphi = 2\pi\nu t - (2\pi n/c)x$].

Направление поляризации определяет плоскость, в которой происходит колебание вектора E , причем если при распространении луча света она остается неизменной, то такое излучение называется плоско- (или линейно-) поляризованным. Любое излучение может быть представлено как наложение двух лучей, поляризованных во взаимно перпендикулярных плоскостях.

Излучение реальных источников занимает определенный интервал оптического диапазона, характеризуемый шириной спектра излучения.

Если генерация электромагнитных колебаний происходит в атомах вещества независимо друг от друга, то параметры e , E_0 , ν и φ в уравнении волны различны для всех осцилляторов. Такое излучение называется естественным или некогерентным. В тех случаях, когда наблюдается согласованность между фазами колебаний в различных точках пространства в различные моменты времени, говорят о пространственной или временной когерентности соответственно.

Абсолютно когерентным является лишь монохроматический точечный источник излучения, однако с помощью лазеров удастся получить излучение с высокой степенью когерентности. Именно это свойство излучения определяет

наиболее впечатляющие перспективы оптоэлектроники и выделяет два направления ее развития: когерентную оптоэлектронику, базирующуюся на использовании лазеров, и некогерентную оптоэлектронику, в устройствах которой используются источники естественного излучения.

Элементная база современной оптоэлектроники включает в себя следующие группы приборов:

1. источники излучения (лазеры, светодиоды);
2. фотоприемники излучения (фоторезисторы, фотодиоды, фототранзисторы, фототиристоры, фоточувствительные приборы с зарядовой связью);
3. оптроны и оптоэлектронные микросхемы;
4. приборы для отображения информации;
5. оптические каналы связи.

3.2. Полупроводниковые источники излучения

Для генерации оптического излучения используются два механизма: либо тепловое излучение нагретых до высокой температуры (более 2000 К) тел, либо одна из разновидностей люминесценции. Под люминесценцией обычно понимают нетепловое электромагнитное излучение, которое сохраняется в течение некоторого времени после окончания возбуждения.

Приборы, основанные на превращении тепловой энергии в энергию излучения, имеют очень широкий спектр, полное отсутствие направленности излучения, низкий КПД, высокую инерционность, низкую устойчивость к механическим воздействиям и небольшой срок службы. Кроме того, они не совместимы с интегральной технологией, поэтому применяются в оптоэлектронике ограниченно.

Физические процессы, лежащие в основе люминесценции, определяют две важные особенности: узкий спектр излучения и возможность использования большого числа способов возбуждения. Наибольшее применение в оптоэлектронике нашли электролюминесценция, а также фото- и катодолюминесценция. Упрощенно механизм генерации электромагнитных

волн может быть представлен следующим образом. В люминесцирующем веществе за счет энергии внешнего воздействия часть электронов с нижних равновесных уровней W_1 переходит на уровни с большей энергией W_3 , а затем в результате быстрых безизлучательных переходов оказывается на метастабильном уровне возбуждения W_2 (рис. 48, 1 – быстрые безизлучательные переходы; 2 – рабочий переход). При возвращении этих электронов с уровня W_2 на уровень W_1 происходит испускание фотонов с длительной волны, определяемой соотношением

$$\lambda = 1,23(W_2 - W_1).$$

Если переход электронов с возбужденного уровня на равновесный происходит спонтанно, т.е. произвольно для каждого атома, то источник генерирует естественное излучение. Однако при воздействии на возбужденные атомы световой волны с частотой, соответствующей резонансной частоте перехода $\Delta W = W_2 - W_1$, может возникнуть такой процесс, при котором все возбужденные атомы практически одновременно испускают фотоны. В этом случае излучение всех осцилляторов согласовано по частоте, фазе и направлению поляризации. Подобный источник называют когерентным, а его излучение – вынужденным или индуцированным.




Рис. 48.

Широко распространенными источниками излучения в оптоэлектронике являются полупроводниковые светодиоды. К преимуществам этих приборов относятся большой КПД, относительно узкий спектр излучения и хорошая

диаграмма направленности, высокое быстродействие и малое напряжение питания, что обеспечивает удобство согласования с интегральными микросхемами, высокую надежность, долговечность и технологичность.

Работа светодиодов основана на инжекционной электролюминесценции, т.е. генерации оптического излучения в рп-переходе, находящимся под прямым внешним напряжением. Обычно излучающей является область только по одну сторону рп-перехода, поэтому для увеличения количества инжектированных носителей в активной зоне в р-область вводится меньше акцепторной примеси, чем в п-область донорной. За счет этого в излучающей структуре инжекция протекает практически только в одну сторону.

3.3. Полупроводниковые приемники излучения

Работа полупроводниковых приемников излучения (фотоприемников) основана на использовании свойств внутреннего фотоэффекта, при котором под действием света в полупроводнике появляются дополнительные (неравновесные) электроны и дырки за счет генерации пар электрон-дырка или ионизации донорных атомов. Увеличение концентрации подвижных носителей заряда вызывает увеличение электропроводности в однородных полупроводниках или создание э.д.с. в неоднородных полупроводниках. На внутреннем фотоэффекте основана работа фоторезисторов и других полупроводниковых фотоэлектрических приемников.

Фоторезисторы

Фоторезистором называют полупроводниковый фотоэлектронный прибор, сопротивление которого зависит от освещенности.

Устройство фоторезистора показано на рис. 49,а. Пластина или пленка полупроводникового материала 1 (фоточувствительный слой) закрепляется на диэлектрической подложке 2 (рис. 49,а). В качестве фоточувствительного слоя для фоторезисторов используются сульфид кадмия CdS , селенид кадмия CdSe , сульфид свинца PbS и др., а в качестве диэлектрической подложки – стекло, керамика или кварц. На поверхность фоточувствительного слоя наносят

металлические электроды, не подвергающиеся коррозии (платина, золото). Поверхность фоточувствительного слоя, расположенная между электродами, называется рабочей площадкой с площадью от десятков долей до десятков квадратных миллиметров и выполненной в виде прямоугольника, меандра или кольца. Для защиты от внешних воздействий фоточувствительный слой покрывают лаком и помещают в пластмассовый или металлический корпус со светопрозрачным окном.

Условное обозначение фоторезистора показано на рис. 49,б.




Рис. 49.

Если к неосвещенному фоторезистору подключить источник питания (рис. 49,в), то в электрической цепи потечет незначительный ток I_T , называемый темновым. При освещении фоторезистора за счет увеличения концентрации подвижных носителей заряда в фоточувствительном слое ток в цепи значительно возрастет. Этот ток называется световым током I_c . Разность между световым и темновым токами называется фототоком, т. е. $I_\phi = I_c - I_T$.

Одной из основных характеристик фоторезистора является его ВАХ, т. е. зависимость фототока I_ϕ от приложенного к фоторезистору напряжения E_n при заданном световом потоке Φ , измеряемом в люменах (рис. 50,а). При малых значениях E_n эти характеристики близки к линейным, но с ростом E_n их линейность нарушается.

Фототок I_ϕ зависит также от спектрального состава светового потока. На рис. 50,б приведена спектральная характеристика фоторезистора из сульфида кадмия из которой следует, что данный фоторезистор обладает максимальной чувствительностью к электромагнитному излучению с длиной волны $\lambda = 0,5$




Рис. 50.

Фоторезисторы, как и другие типы фотоприемников, не мгновенно откликаются на включение и отключение света, т. е. обладают инерционностью. Эта инерционность характеризуется параметрами, называемыми постоянными времени нарастания τ_n и спада $\tau_{сп}$ фототока. Они определяются интервалами времени, в течение которого фототок изменяется после освещения или после затемнения фотоприемника в $e \approx 2,72$ раза (на 63%) по отношению к установившемуся значению. Постоянные времени τ_n и $\tau_{сп}$ могут несколько различаться, но имеют обычно один порядок. Численные значения τ_n и $\tau_{сп}$ находятся в пределах от десятков микросекунд до десятков миллисекунд.

К параметрам фоторезистора относятся также темновое сопротивление и удельная интегральная чувствительность.

Темновое сопротивление R_T — это сопротивление неосвещенного фоторезистора. Для различных типов фоторезисторов его значение составляет от 10^2 до 10^9 Ом.

Удельная интегральная чувствительность S_o определяется как отношение фототока I_ϕ к световому потоку Φ и приложенному напряжению U : $S_o = I_\phi / (\Phi U)$. Интегральной она называется потому, что изменяется при освещении фоторезистора светом сложного спектрального состава. Для различных типов фоторезисторов $S_o = 1 \dots 600$ мА/(В·лм).

Достоинствами фоторезисторов являются их высокая чувствительность, возможность использования в инфракрасной области спектра излучения и для

работы в цепях постоянного и переменного токов.

По старой системе обозначений для маркировки фоторезисторов использованы три элемента. Первый элемент – буквы ФС (фотосопротивление). Второй элемент – буква, указывающая на тип светочувствительного материала: А – сернистый свинец, К – сернистый кадмий, Д – селенид кадмия. Третий элемент – цифра, обозначающая тип конструкторского исполнения. В новой системе обозначений буквы ФС первого элемента заменены на СФ, а тип светочувствительного материала обозначается цифрой.

Фотодиоды

В качестве фотодиода используется полупроводниковый диод с ЭДП, смещенном в обратном направлении внешним источником питания. В отличие от обычного в корпусе фотодиода имеется специальная линза, через которую внешний световой поток направляется перпендикулярно плоскости р-п-перехода (рис. 51,а). При отсутствии освещения на границе р- и п- областей возникает диффузионное электрическое поле, создаваемое неподвижными положительными (в п-области) и отрицательными (в р-области) ионами. В результате между р- и п- областями образуется контактная разность потенциалов U_k (потенциальный барьер), уравнивающая ток дрейфа и ток диффузии подвижных носителей заряда, благодаря чему при отсутствии внешнего напряжения ток через ЭДП равен нулю, а р- и п- области остаются электрически нейтральными.

Условное обозначение фотодиода показано на рис. 51, б.


Если к диоду приложить обратное напряжение от внешнего источника питания, то произойдет увеличение объемного заряда на границе р- и п- областей, в результате чего увеличивается разность потенциалов между р- и п- областями и через диод будет протекать незначительный обратный ток, обусловленный дрейфом неосновных носителей. При освещении диода часть валентных электронов р- и п- областей а также области объемного заряда (запирающего слоя, или р-п-перехода) приобретает энергию, достаточную для их перехода в зону проводимости. В результате концентрация неосновных (а

также и основных) подвижных носителей заряда в обеих областях фотодиода и в областях объемного заряда увеличится, что приведет к увеличению обратного тока, протекающего через фотодиод (рис. 51, в). Чем больше световой поток Φ , тем большее значение будет иметь обратный ток. Если в электрическую цепь с фотодиодом включить резистор нагрузки R_n (рис. 51, г), то изменение освещенности фотодиода будет приводить к изменению напряжения на этом резисторе.

Такой режим фотодиода называют режимом фотопреобразователя.

В отличие от обычных диодов фотодиод может работать также и в режиме фотогенератора, в котором фотодиод является источником электрической энергии. Сущность этого режима заключается в следующем.

В неосвещенном фотодиоде, как было отмечено, процессы дрейфа неосновных носителей и диффузии основных носителей заряда уравниваются контактной разностью потенциалов, образованной на границе p- и n- областей, благодаря чему эти области остаются электрически нейтральными. При освещении фотодиода фотоны света, воздействуя на валентные электроны полупроводника, сообщают им дополнительную энергию, благодаря которой часть валентных электронов отрывается от атомов и становятся свободными, т. е. переходят в зону проводимости. Иными словами, происходит «дополнительная» генерация пар электрон-дырка и ионизация примесных атомов в p- и n- областях.



На рис. 51,д показана энергетическая диаграмма фотодиода. Электроны обозначены жирными точками, дырки – маленькими кружками, а положительные и отрицательные ионы – большими кружками со знаками «+» и «-» соответственно. Середины запрещенных зон имеют энергетический уровень W_i , а уровни Ферми областей p и n обозначены соответственно как $W_{фp}$ и $W_{фn}$.

Образовавшиеся дополнительные электроны в области объемного заряда под действием диффузионного поля $E_{диф}$, созданного контактной разностью потенциалов, переходят в n-область, а дырки – в p-область. Кроме того происходит переход дополнительно образовавшихся дырок (неосновных носителей) n-области, попавших в зону действия диффузионного поля, в p-область, и дополнительно образовавшихся электронов из p-области в n-область. В результате n-область получает дополнительный отрицательный заряд, а p-область – дополнительный положительный заряд, т.е. между p- и n- областями образуется разность потенциалов, называемая фото-э.д.с. Значение фото-э.д.с. составляет десятые доли вольта. Так, у селеновых и кремниевых фотодиодов фото-э.д.с. достигает 0,5...0,6 В, у фотодиодов из арсенида галлия – 0,87 В.

Фото-э.д.с. можно определить по характеристикам, приведенным на рис. 51,в. Например, при освещении фотодиода световым потоком Φ_2 фото-э.д.с. будет соответствовать отрезку 0a.

Если освещенный фотодиод подключить к резистору нагрузки (рис. 51,е), то в цепи появится электрический ток, значение которого зависит от фото-э.д.с. и сопротивления резистора.

Фотодиоды, работающие в режиме фотогенератора, используются в качестве источников питания, преобразующих энергию солнечного излучения в электрическую (солнечные элементы). Для увеличения напряжения и тока солнечные элементы объединяются в батареи. Важным технологическим параметром солнечных батарей является отношение их выходной мощности к массе и площади, занимаемой солнечной батареей. Эти параметры достигают значений 200 Вт/кг и 1 кВт/м² соответственно.

Свойства фотодиодов можно характеризовать параметрами и характеристиками, аналогичными параметрам и характеристикам фоторезисторов. В отличие от фоторезисторов интегральная чувствительность фотодиодов не зависит от приложенного обратного напряжения и определяется как отношение $S = I_{\text{ф}}/\Phi$. У селеновых фотодиодов $S = (0,3 \dots 0,75)$ мА/лм, у кремниевых – 3 мА/лм, у германиевых – до 20 мА/лм, у серно-серебряных – $S = (10 \dots 15)$ мА/лм.

Другой особенностью фотодиодов является малая инерционность, что обеспечивает их преимущество перед фоторезисторами.

Темновой ток фотодиодов, так же как и фоторезисторов, ограничивает минимальное значение измеряемого светового потока.

У германиевых фотодиодов $I_{\text{т}} = (10 \dots 30)$ мкА, у кремниевых – $(1 \dots 3)$ мкА.

Спектральные характеристики фотодиодов зависят от используемого в них материала.

У селеновых фотодиодов она близка к спектральной зависимости чувствительности человеческого глаза, а у германиевых и кремниевых располагается как в видимой, так и в инфракрасной частях спектра излучения.

Существенным недостатком фотодиодов является зависимость их параметров от температуры: при повышении температуры на 10°C темновой ток возрастает почти в два раза.

Помимо фотодиодов с p-n-переходом имеются фотодиоды с поверхностным барьером Шотки, образуемым при контакте металла с полупроводником, а также лавинные фотодиоды, имеющие очень малую инерционность и способные работать в диапазоне СВЧ.

Фотодиоды имеют буквенный код ФД и цифру, определяющую порядковый номер разработки (например, ФД-3).

Фототранзисторы

Структура фототранзистора подобна структуре обычного биполярного транзистора и состоит из чередующихся слоев n-p-n (рис. 52,а).

Под действием внешнего напряжения $E_{\text{п}}$, прикладываемого плюсом к

коллектору и минусом к эмиттеру (рис. 52,б), эмиттерный переход смещается в прямом направлении, а коллекторный – в обратном.

При отсутствии освещения практически все напряжение E_n падает на коллекторном переходе.

При освещении базы Б в ней, а также в обоих ЭДП, генерируются дополнительные пары электрон-дырка. Электрические поля коллекторного и эмиттерного ЭДП являются ускоряющими для электронов, образовавшихся в базе, и они втягиваются в коллекторную и эмиттерную области. Для дырок эти поля, наоборот, являются тормозящими, и они накапливаются в области базы, сообщая ей положительный заряд, уменьшающий потенциальный барьер эмиттерного ЭДП.

Это приводит к увеличению потока основных носителей (электронов) из эмиттера в базу, что вызывает увеличение коллекторного и эмиттерного токов.

Таким образом первоначальный фототок, возникающий в результате генерации пар электрон-дырка под действием светового потока, усиливается примерно в 100 раз благодаря инжекции электронов из эмиттера в базу.

Из рассмотренного принципа работы фототранзистора видно, что вывод базы является не обязательным. При этом выходные характеристики фоторезистора подобны выходным характеристикам обычного биполярного транзистора, включенного по схеме с общим эмиттером с той лишь разницей, что у них управляющим параметром является световой поток, а не ток базы (рис 52,в). Однако наличие вывода базы у фототранзисторов позволяет использовать как оптическое, так и электрическое управление, осуществлять компенсацию посторонних внешних воздействий (например, уменьшить влияние температуры на изменение параметров).




Рис. 52.

Для обозначения фототранзисторов используются буквы ФТ и цифра, указывающая на порядковый номер разработки, например ФТ-1.

3.4.Оптроны и оптоэлектронные микросхемы.

Оптоэлектронные приборы, в которых имеются источник и приемник излучения с тем или иным видом оптической и электрической связи между ними, конструктивно связанные друг с другом, называются оптронами.

Принцип действия оптронов основан на двойном преобразовании энергии. В излучателе энергия электрического сигнала преобразуется в световую, а в фотоприемнике оптический сигнал вызывает изменение тока, напряжения или сопротивления.




Рис. 53.

Наличие оптической связи между источником и приемником излучения обеспечивает ряд принципиальных преимуществ оптронов: очень высокую электрическую изоляцию входа и выхода; однонаправленность передачи информации; отсутствие обратной реакции фотоприемника на излучатель и взаимных наводок; широкую полосу пропускания; невосприимчивость оптического канала к воздействию электромагнитных полей. Кроме этого, эти

приборы позволяют реализовать бесконтактное управление электронными объектами, разработать функциональные микроэлектронные устройства с фотоприемниками, характеристики которых под действием оптического излучения изменяются по сколь угодно сложному заданному закону, создать разнообразные датчики и устройства для передачи информации путем воздействия на материал оптического канала.

В то же время наличие двойного преобразования сигнала обуславливает низкий КПД; значительную потребляемую мощность; сильную зависимость параметров от температуры; высокий уровень собственных шумов; конструктивно-технологическое несовершенство, связанное с использованием гибридной технологии.

Назначение отдельных элементов оптрона и виды преобразования энергии показаны на обобщенной структурной схеме оптрона (рис. 50). Входное устройство обеспечивает согласование источника излучения с предыдущими электронными элементами по току и напряжению и оптимизацию его рабочего режима.

Связь между излучателем и фотоприемником осуществляется через оптическую среду, которая во многих случаях обеспечивает и механическую целостность конструкции.

Значительно расширить функциональные возможности оптронов позволяет использование управляемого оптического канала. Под действием устройства управления (см. рис. 53) изменяются параметры оптической среды или чувствительность фотоприемника, что изменяет коэффициент передачи оптрона. Если свойства оптического канала изменяются при внешних механических воздействиях, то такие приборы могут успешно применяться в качестве разнообразных датчиков положения, перемещения, ускорения, вибрации, уровня и вида жидкости.

Мощность и амплитуда сигнала с фотоприемника часто бывают недостаточными для управления последующими электронными схемами, поэтому в состав оптронов включаются выходные устройства. Они

обеспечивают усиление сигнала и преобразования его в стандартную, удобную для передачи форму.

По степени сложности и типу оптического канала выделяют три группы приборов: оптопары, оптоэлектронные интегральные микросхемы и специальные оптроны, классификация которых приведена на рис. 54.




Рис. 54.

Оптопара (или элементарный оптрон) представляет собой оптоэлектронный полупроводниковый прибор, состоящий из излучающего и фотоприемного элементов, между которыми имеется оптическая связь, обеспечивающая электрическую изоляцию между входом и выходом.

Оптоэлектронная интегральная микросхема состоит из одной или нескольких оптопар и электрически соединенных с ним одного или нескольких согласующих или усилительных устройств.





Специальные оптроны отличаются от других приборов устройством оптического канала. В оптронах с гибким световодом излучение передается по оптическому кабелю, в результате чего источник и фотоприемник оказываются удаленными друг от друга на значительное расстояние. Оптоны с открытым и управляемым оптическим каналом служат основой для построения разнообразных датчиков и переключательных схем. Использование оптронов (прежде всего – диодных и транзисторных) в цифровых и импульсных устройствах связано с возможностью их быстрого переключения из состояния с

низким уровнем сигнала на выходе в состояние с высоким уровнем, или наоборот.

Одним из важнейших параметров, по которым оптроны могут уступать однотипным устройствам (диодам, триодам, микросхемам) без оптических связей, является быстродействие, определяемое главным образом барьерными емкостями источника излучения и фотоприемника. Проигрыш в быстродействии может быть еще выше, если не принимать специальных мер по согласованию режимов работы элементов оптопары. Так, для снижения влияния времени перезарядки барьерной емкости светодиода (20-300 пФ) перезарядку приходится форсировать, например, подавая на вход светодиода так достаточно большой амплитуды. Уменьшения времени перезарядки выходной емкости фотоприемника (5 – 15 пФ) можно добиться, изолируя или компенсируя емкостную нагрузку, а также уменьшая амплитуду напряжения выходного сигнала.

Ниже приводится краткая сводная таблица основных характеристик некоторых элементарных оптронов (табл. 1).

Таблица 1

Обозначения и параметры	Типы оптронов			
	Резисторные	Диодные	Транзисторные общего назначения	Тиристорные
Схемное обозначение				
Буквенный код обозначения	ОЭП	АОД	АОТ	АОУ
K_I , %	1...4	0,5...3,5	30...100	-
$F_{гр}$, МГц	0,005...0,01	1...10	0,001...0,5	-
Время, мкс:				
включения t_1	$10^3 \dots 10^5$	0,1 ... 1	4 ... 10	10 ... 30
выключения t_2	$10^3 \dots 10^5$	0,1 ... 1	4 ... 30	30 ... 250
$I_{вх}$, мА	5 ... 20	10 ... 40	10 ... 40	10 ... 800
$U_{вх}$, В	2 ... 6	1,1 ... 1,8	1 ... 2	1 ... 3
$I_{вых}$, мА	0,2 ... 0,7	0,1 ... 1,5	5 ... 50	$(0,1...320)10^3$
$U_{вых}$, В	5 ... 250	1 ... 100	5 ... 30	50 ... 1300
$R_{из}$, Ом	10^9	$10^9 \dots 10^{10}$	$5 \cdot 10^8$	$5 \cdot 10^8$

К областям применения аналоговых оптронов можно отнести использование их в широкополосных трансформаторных устройствах, в усилителях различных сигналов, в других системах аналогового преобразования.

Оптоэлектронные микросхемы

Приборы этого типа содержат одну или несколько оптопар, а также согласующие элементы или электронные интегральные схемы, объединенные при помощи гибридной технологии в один корпус. Оптоэлектронные микросхемы обладают более широкими возможностями, чем элементарные оптроны. Их можно разделить на три основные группы.

К первой относятся переключательные микросхемы; эта группа наиболее многочисленна. Примером прибора этого типа может служить микросхема серии 249ЛП1 (рис. 55), в который объединены диодный оптрон и стандартная интегральная схема, имеющая два статических состояния, при одном из которых напряжение на ее выходе равно примерно 0,3 В, а при другом – около 3 В.

Во вторую группу объединены линейные, оптоэлектронные микросхемы, которые способны выполнять аналоговые преобразования сигналов.




Рис. 55.

К третьей группе относятся оптоэлектронные микросхемы релейного типа, использующиеся для коммутации силовых цепей в широком диапазоне напряжений и токов. По входным параметрам эти приборы согласованы со стандартными интегральными микросхемами.

Помимо микросхем перечисленных трех групп существуют и более сложные. К ним относятся, например, фоточувствительные приборы с зарядовой связью, многоустойчивые элементы – сканисторы и т.д.

Так же как и элементарные оптроны, оптоэлектронные микросхемы обладают тем недостатком, что их приходится изготавливать по гибридной технологии, объединяя элементы из разных материалов.

4.СХЕМОТЕХНИКА ТРИГГЕРНЫХ СХЕМ

4.1.Основные понятия. Обобщенная схема триггера

Триггерами, или, точнее, триггерными устройствами называют большой класс электронных устройств, способных длительное время находиться в одном из двух устойчивых состояний, которые они принимают под воздействием внешних сигналов.




Рис. 56.

Триггерное устройство состоит из элемента памяти (собственно триггера) и схемы управления (рис. 53).

Схеме управления принадлежит определяющая роль в формировании

триггерной системы. Изменяя логическую структуру схемы управления и способы ее связей с элементом памяти, можно получить триггеры с разными функциональными возможностями. Отсутствие схемы управления определяет простейший вариант триггера. В этом случае входные сигналы воздействуют непосредственно на входы элемента памяти.

Входные сигналы в зависимости от выполняемой функции подразделяются на информационные, или логические ($x_1, \dots, x_m$), тактовые, исполнительные или синхронизирующие ($C_1, \dots, C_k$), управляющие, или подготовительные ($V_1, \dots, V_n$) и установочные (S_y, R_y). Аналогичные названия имеют соответствующие входы триггера.

Коммутационные входы используются для внешних соединений в универсальных программируемых триггерах.

Триггеры могут иметь 2 выхода: прямой Q и инверсный $\bar{Q}$.

Запись информации в триггер определяется сигналами на информационных входах. Для этих входов используются следующие обозначения:

- ♦ S (от англ. Set – установка) – вход для раздельной установки триггера в состояние 1;
- ♦ R (от англ. Reset – сброс) – вход для раздельной установки триггера в состояние 0;
- ♦ T (от англ. Toggle – релаксатор) – счетный вход триггера: каждый сигнал, поступивший на этот вход, вызывает изменение состояния триггера на противоположное;
- ♦ J (от англ. Jerk – внезапное включение) – вход для раздельной установки универсального JK-триггера в состояние 1;
- ♦ K (от англ. Kill – внезапное отключение) – вход для раздельной установки универсального JK-триггера в состояние 0;
- ♦ D (от англ. Delay – задержка) – информационный вход переключения триггера в состояние, соответствующее логическому уровню на этом входе;

- ♦ С (от англ. Clock) – исполнительный управляющий (синхронизирующий) вход;
- ♦ V – дополнительный управляющий вход для разрешения приема информации (иногда используют букву E вместо V).

Сигналы на подготовительных (управляющих) и исполнительных (тактовых, синхронизирующих) входах выполняют вспомогательную функцию. С помощью подготовительных сигналов можно прервать работу триггера (или группы триггеров), сохранив информацию на выходе. Исполнительные сигналы определяют момент приема входной информации триггером. Кроме того, с помощью исполнительных сигналов осуществляется синхронная работа группы устройств, образующих функциональный узел. Поэтому такие сигналы называются также синхронизирующими, или тактовыми.

Сигналы на установочных входах устанавливают триггер в требуемое состояние независимо от значений сигналов на остальных входах.

Перечисленные сигналы преобразуются схемой управления в сигналы S^* и R^* , являющиеся информационными для элемента памяти и устанавливающие триггер в нулевое или единичное состояние. Установка триггера в то или иное состояние независимо от значений сигналов на вышеперечисленных входах может быть также осуществлена с помощью сигналов на установочных входах S_y и R_y .

Триггеры обладают полной системой переходов $Q^n \rightarrow Q^{n+1}: 0 \rightarrow 0, 0 \rightarrow 1, 1 \rightarrow 0$ и $1 \rightarrow 1$. Запись Q^n определяет значение выходной переменной до прихода информационных или синхронизирующих сигналов, а Q^{n+1} – ее значение после прихода информационных (синхронизирующих) сигналов. При некоторых комбинациях входных сигналов, кроме единичного и нулевого состояний могут возникнуть состояния $Q = \bar{Q} = 1$ или $Q = \bar{Q} = 0$. По окончании действия входных сигналов такие состояния сохраняться не могут и триггер перейдет в одно из устойчивых состояний $Q = 1, \bar{Q} = 0$ или $Q = 0, \bar{Q} = 1$. Комбинации входных сигналов, вызывающие неопределенное состояние триггера после прекращения

их действия, называют запрещенными.

Правила функционирования триггера могут быть заданы:

1. словесным описанием;
2. в виде таблицы переходов;
3. в виде характеристических уравнений;
4. в виде графа;
5. в виде временных диаграмм.

Словесное описание работы триггера занимает много места и почти лишено наглядности. Особенно оно становится неудобным для триггеров с несколькими информационными входами.

Таблицы переходов (состояний) наглядно отображают функциональную зависимость между входными и выходными сигналами в двух соседних тактах. При этом в левой части таблицы приводят комбинации сигналов на входах и выходах триггера в такте t , т.е. перед срабатыванием, а в правой – состояния выходов триггера в такте $t+1$, т.е. после срабатывания триггера под воздействием входных сигналов. В качестве примера может послужить табл. 3, определяющая правила функционирования одновходового триггера.

Таблица 2

Такт tn	Такт $tn+1$
x^n	Q^{n+1}
0	0
1	1

Таблица 3

Такт tn		Такт $tn+1$
x^n	Q^n	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1

Характеристические уравнения триггера представляют собой логические функции типа $Q^{n+1} = f(x^n, Q^n)$. Проще всего они могут быть получены на

основании анализа таблицы переходов, или непосредственно из схемы триггера.

Задание правил функционирования триггера с помощью графа оказывается очень компактным и наглядным. Вершины графа соответствуют возможным состояниям триггера с учетом внутренних состояний элементов памяти. Вершины соединяются ветвями, на которых указываются наборы входных сигналов, приводящих к данному переходу триггера из одного состояния в другое или подтверждающие данное состояние.

Применение временных диаграмм позволяет получить хорошую наглядность при минимальном числе входных сигналов. С их помощью в увеличенном временном масштабе можно показать задержки фронтов, обусловленные переходными процессами в схеме. Однако с ростом числа независимых входных сигналов временные диаграммы становятся громоздкими и теряют наглядность.

4.2.Классификация триггеров

Триггеры классифицируют по различным признакам, поэтому существует достаточно большое число классификаций.

Триггеры классифицируют по следующим признакам:

- 1) способу приема информации;
- 2) принципу построения;
- 3) функциональным возможностям;
- 4) количеству информационных входов;
- 5) количеству тактовых импульсов.

По способу приема информации триггеры подразделяют на асинхронные (нетактируемые) и синхронные (тактируемые).

Асинхронный триггер изменяет свое состояние непосредственно в момент появления соответствующего информационного сигнала.

Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации *S*. Этот вход также обозначают терминами «строб», «такт».

Синхронные триггеры в свою очередь подразделяют на триггеры со статическим (статические) и динамическим (динамические) управлением по входу синхронизации С. Статические триггеры воспринимают информационные сигналы при подаче на вход С логической единицы (прямой вход) или логического нуля (инверсный вход), т.е. управляются уровнем входного сигнала. Динамические триггеры воспринимают информационные сигналы при изменении (перепаде) сигнала на входе С от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход), т.е. управляются перепадом (фронтом) входного сигнала.

Статические триггеры в свою очередь подразделяют на одноступенчатые (однотактные) и двухступенчатые (двухтактные). В одноступенчатом триггере одна ступень запоминания информации, а в двухступенчатом – две такие ступени. Переход в новое состояние происходит в обеих ступенях поочередно. Один из уровней тактового сигнала разрешает прием информации во входную ступень при неизменном состоянии выходной ступени. Другой уровень тактового сигнала разрешает передачу нового состояния из входной ступени в выходную. Двухступенчатые триггеры часто называют триггерами MS (от англ. Master-Slave – хозяин-раб). Двухступенчатый триггер обозначают через ТТ.

По функциональным возможностям триггеры разделяют на следующие классы:

1. с раздельной установкой состояния 0 и 1 (RS-триггеры);
2. универсальные (JK-триггеры);
3. с приемом информации по одному входу D (D-триггеры, или триггеры задержки);
4. со счетным входом Т (Т-триггеры);
5. универсальные триггеры с управляемым приемом информации по одному входу (DV-триггеры);
6. комбинированные триггеры со сложной входной логикой (RST-, JKRS-, DRS-триггеры и др.).

По количеству информационных входов триггеры подразделяются на

одновходовые, двухходовые и многоходовые. Наибольшее распространение получили одно- и двухходовые триггеры.

По количеству тактовых импульсов различают одноктактные, двухтактные и многотактные триггеры.

4.3. Основные параметры

К схемотехническим параметрам триггеров прежде всего относятся все схемотехнические параметры ЛЭ, на которых выполнен триггер: коэффициент объединения по входу $K_{об}$ коэффициент разветвления по выходу $K_{раз}$ уровни логических нуля и единицы; входные и выходные токи и т.д.

К специфическим параметрам триггеров относятся: разрешающее время $t_{раз}$ максимальная частота переключения f_{max} минимальная длительность входных сигналов t_i время задержки переключения $t_{зд.пер.}$.

Разрешающее время триггера $t_{раз}$ определяется наименьшим временным интервалом между входными сигналами минимальной длительности, обеспечивающим его бесперебойное переключение. Под бесперебойным переключением подразумевается такая работа триггера, когда длительность любого выходного сигнала не меньше, чем среднее время задержки распространения ($t_{зд.р.ср}$) одного ЛЭ.

Максимальная частота переключения триггера является величиной, обратной разрешающему времени: $f_{max} = 1/t_{раз}$. Из-за непрямоугольности входных и выходных импульсов для обеспечения бесперебойного переключения триггера пользуются не максимальной, а более низкой рабочей частотой: $f_{раб} = f_{max}/1,5$.

Триггеры широко применяются для построения счетчиков и пересчетных устройств, делителей частоты, регистров, накапливающих сумматоров, генераторов и формирователей импульсов, запоминающих устройств и др. Способность поддерживать устойчивое состояние на выходе без изменения при отсутствии входных сигналов сколь угодно длительный интервал времени обуславливается применением триггеров в качестве элементов памяти.

4.4. Асинхронные RS-триггеры

RS-триггер – это триггер с раздельной установкой состояний логического нуля и логической единицы. Он имеет два информационных входа: S (от англ. set) и R (от англ. reset). По входу S триггер устанавливается в состояние $Q = 1$, по входу R – в состояние $Q = 0$.

В асинхронных триггерах срабатывание происходит непосредственно в момент изменения сигнала на информационных входах. Асинхронные RS-триггеры являются наиболее простыми. В качестве самостоятельного устройства используются редко, но являются основой для более сложных систем.

В зависимости от логической структуры асинхронные RS-триггеры бывают с прямыми либо с инверсными входами. Триггеры такого типа построены на двух логических элементах: 2ИЛИ-НЕ – триггер с прямыми входами (рис. 57); 2И-НЕ – триггер с инверсными входами (рис. 59).

Условное графическое обозначение и схема асинхронного RS-триггера с прямыми входами приведены на рис. 57.




Рис. 57.

Логические элементы ИЛИ-НЕ (И-НЕ) с инвертированием сигнала схвачены петлей положительной обратной связи. При таком соединении логическая единица на выходе одного логического элемента (ЛЭ) поступает на вход другого ЛЭ и обеспечивает логический ноль (инвертирование) на его выходе. Логический ноль на выходе ЛЭ, поступая на вход другого, при инвертировании дает логическую единицу. Таким образом, выходы Q и $\bar{Q}$ всегда находятся в противоположных состояниях. Соединение элементов по

данной схеме позволяет получить цепь с двумя устойчивыми состояниями. Устойчивое состояние будет поддерживаться сколь угодно до поступления входных управляющих сигналов.

Активным называют логический уровень, действующий на входе ЛЭ и однозначно определяющий логический уровень выходного сигнала независимо от логических уровней, действующих на остальных входах. Для элементов ИЛИ-НЕ активным является высокий уровень – логическая единица, а для элементов И-НЕ – низкий уровень, логический ноль. Уровни, подача которых на один из входов не приводит к изменению логического уровня на выходе элемента, называют пассивным.

Закон функционирования триггеров удобно описывать таблицей переходов, которую иногда также называют таблицей истинности (табл. 4). Через S^m , R^m , Q^m обозначены соответствующие логические сигналы, имеющие место в некоторый момент времени t_n , а через Q^{m+1} – выходной сигнал в следующий момент времени t_{n+1} .

Пассивные уровни на входах $R = 0$, $S = 0$ не влияют на состояние триггера. Оно определяется уровнями на других входах, то есть сигналами, поступающими по обратной связи с выходом Q и $\bar{Q}$, действующих до поступления пассивных сигналов $R = S = 0$.

$$Q^{m+1} = Q^m, \text{ при } R = 0, S = 0.$$

Таблица 4

S^m	R^m	Q^{m+1}	Режим
0	0	Q^m	Хранение
1	0	1	Установка 1
0	1	0	Установка 0
1	1	—	Неопределенность

Следовательно, в этом случае выходной сигнал зависит от предыдущего состояния, триггер сохраняет свое состояние.

Подача сигналов $R = 1$, $S = 0$ однозначно устанавливает ЛЭ1 в нулевое состояние $Q = 0$. Нулевой логический уровень с выхода ЛЭ1 поступает на вход

ЛЭ2 и устанавливает ЛЭ2 в единичное состояние $\bar{Q}=1$, т.к. $S=0$.

$$Q^{n+1} = 0, \text{ при } R = 1, S = 0.$$

Аналогичные рассуждения показывают, что входной сигнал $R=0, S=1$ (комбинация 00 на входах ЛЭ1 и комбинация 10 на входах ЛЭ2) устанавливает ЛЭ1 в единичное состояние $Q=1$, ЛЭ2 – в нулевое $\bar{Q}=0$.

$$Q^{n+1} = 1, \text{ при } R = 0, S = 1.$$

При $R=S=1$ во время действия информационных входных сигналов состояния общих элементов ИЛИ-НЕ одинаково $Q = \bar{Q} = 0$. после одновременного окончания входных сигналов триггер непредсказуемо равновероятно может перейти в любое из двух устойчивых состояний. Поэтому подача одновременно на оба информационных входа активных сигналов $R=S=1$ запрещена (запрещенная комбинация).

Характеристическое уравнение RS-триггера с прямыми входами получается из таблицы переходов путем составления дизъюнктивной нормальной формы (ДНФ) и ее минимизации. При этом необходимо учитывать, что $R \cdot S = 0$, т.к. комбинация $R=S=1$ является запрещенной, в результате получаем

$$Q^{n+1} = S^n + \bar{R}^n \cdot Q^n.$$

Временные диаграммы, характеризующие работу асинхронного RS-триггера с прямыми входами, показаны на рис. 58.




Рис. 58.

Асинхронный RS-триггер с инверсными входами на логических элементах

И-НЕ представлен на рис. 59. Для этих ЛЭ пассивным уровнем является логическая единица, поэтому сигнал $R = S = 1$ не влияет на состояние триггера и обеспечивает хранение предыдущего значения на выходах $Q^{n+1} = Q^n$.

Логический ноль на входе ЛЭ1 устанавливает его в единичное состояние $Q = 1$, что ведет к логическому нулю на выходе ЛЭ2 $\bar{Q} = 0$. Поэтому режим $\bar{S} = 0$, $\bar{R} = 1$ является режимом записи логической единицы. Аналогично, режим записи логического нуля $Q = 0$ реализуется при $\bar{S} = 1$, $\bar{R} = 0$.




Рис. 59.

Комбинация входных сигналов $\bar{S} = \bar{R} = 0$ является запрещенной, т.к. после нее невозможно точно назвать состояние триггера. Подача активных уровней на оба входа ведет к неопределенности.

В таблице 5 показано функционирование асинхронного RS-триггера с инверсными входами на элементах И-НЕ.

Таблица 5

$\bar{S}^n$	$\bar{R}^n$	Q^{n+1}	Режим
0	0	—	Неопределенность
0	1	1	Установка 1
1	0	0	Установка 0
1	1	Q^n	Хранение

Характеристическое уравнение асинхронного RS-триггера описывается формулой

$$Q^{n+1} = \bar{S}^n + R^n \cdot Q^n,$$

которая может быть получена из табл. 5 путем составления дизъюнктивной нормальной формы (ДНФ) и ее минимизации.

Временные диаграммы работы асинхронного RS-триггера с инверсными

входами на элементах И-НЕ показаны на рис. 60.

В асинхронном RS-триггере на элементах И-НЕ переключение производится логическим «0», подаваемым на вход R или S, т.е. реализуется обратная рассмотренной ранее таблица переходов. Запрещенная комбинация соответствует логическим «0» на обоих входах. Характеристическое уравнение асинхронного RS-триггера с инверсными входами

$$Q^{t+1} = \bar{S}^t + R^t \cdot Q^t.$$




Рис. 60.

4.5. Синхронные RS-триггеры

Синхронный RS-триггер (рис. 61) имеет дополнительный вход синхронизации, который также называют тактирующим входом. Синхронизирующий вход разрешает прием сигналов с информационных входов. При наличии синхросигнала происходит переключение триггера. При отсутствии сигнала на синхровходе информационные сигналы не влияют на состояние триггера.




Рис. 61.

Достоинство синхронных триггеров: они позволяют устранить влияние задержки распространения сигнала в различных частях схемы. Таким образом, достигается одновременный прием сигналов в заданные интервалы времени в разных точках схемы.

Синхронные триггеры бывают со статическим и динамическим управлением. При статическом управлении триггер реагирует на изменение информационных сигналов с течение всего времени действия синхросигналов. Поэтому изменение информационных сигналов возможно только при отсутствии сигнала на синхровходе.

В синхронных триггерах с динамическим управлением прием сигналов с информационных входов происходит в течение короткого фронта сигнала на синхровходе. В остальное время информационные входы логически отключены и допускаются изменения сигналов на информационных входах.

Логическая структура синхронного RS-триггера содержит синхронный триггер и дополнительную входную логическую схему, которая управляет работой синхронного триггера. На рис. 61,б изображена схема синхронного RS-триггера с прямыми информационными и синхронизирующим входами. Такой триггер также называют RST-триггером, полагая вход С тактовым входом Т.

На входах кроме информационных сигналов R, S действует сигнал синхронизации С. Буквами R_a, S_a обозначены сигналы на входах асинхронного триггера. С помощью логических элементов 1 и 2 обеспечивается передача входных сигналов на асинхронные триггеры.

Таблица истинности синхронного RS-триггера с прямыми входами приведена в табл. 6.

Таблица 6

С	R	S	R_a	S_a	Q^{n+1}
0	—	—	1	1	Q^n
1	0	0	1	1	Q^n
1	1	0	0	1	0
1	0	1	1	0	1
1	1	1	0	0	X

Таблица истинности позволяет получить функции для S_a, R_a , которые

после минимизации принимают вид $S_a = \overline{CS}$, $R_a = \overline{CR}$.

При $C = 0$ на $R_a = 1$, $S_a = 1$ устанавливаются логические единицы, при которых асинхронный RS-триггер с инверсными входами хранит предшествующее значение. При $C = 1$ состояние триггера определяется действующими на входах R и S уровнями в соответствии с рассмотренной ранее логикой работы асинхронного триггера.

Функционирование синхронного RS-триггера описывается логическим выражением

$$Q^{n+1} = \overline{C}Q^n + C(S + \overline{R} \cdot Q^n)$$

или

$$Q^{n+1} = (\overline{CR})Q^n + (CS).$$

На рис. 62 изображены временные диаграммы работы синхронного RS-триггера с прямыми входами.




Рис. 62.

4.6.D-триггеры

D-триггер или триггер задержки передает информацию со входа на выход при появлении синхронизирующего импульса. Поэтому момент смены информации на выходе задержан относительно момента смены на входе на время прихода синхросигнала. D-триггер имеет один информационный вход. Поскольку смена информации в D-триггере происходит по синхросигналу, то этот триггер может быть только синхронным. Его также называют

тактируемым.

Условное графическое обозначение D-триггера приведено на рис. 63.




Рис. 63.

D-триггер может быть построен по различным схемам (рис. 64). Его можно получить из синхронного RS-триггера дополнением инвертора.

При $C = 0$ (активном сигнале для логических элементов И, И-НЕ) на входах синхронных RS-триггеров устанавливаются сигналы, соответствующие режиму хранения информации (логическая единица на выходах схем И-НЕ на рис. 64) D-триггер сохраняет прежнюю информацию:

$$Q^{m+1} = Q^m \text{ при } C = 0.$$




Рис. 64.

При подаче на вход синхронизации уровня $C = 1$ информация на выходе будет зависеть от сигнала, подаваемого на вход D. Следует отметить, что на ЛЭ1 и ЛЭ2 со входа D всегда поступают противофазные сигналы. Это объясняется наличием инвертора ЛЭ5 на рис. 61,б, либо соединением выхода ЛЭ1 со входом ЛЭ2 на рис. 64,а. поэтому запрещенных комбинаций на входах асинхронного RS-триггера не возникает. Записываемая в триггер информация определяется уравнением

$$Q^{m+1} = D \text{ при } C = 1.$$

Если $D = 1$, то на выходе устанавливается единица, а при $D = 0$ имеем $Q^{m+1} = 0$.

Функционирование D-триггера определяется табл. 7 и описывается характеристическим уравнением

$$Q^{m+1} = \bar{C}Q^m + CD.$$

Таблица 7

C	D	Q^{m+1}
0	0	Q^m
0	1	Q^m
1	0	0
1	1	1

После окончания синхроимпульса D-триггер сохраняет записанную информацию.

Временные диаграммы тактируемого D-триггера показаны на рис. 65.




Рис. 65.

Из рис.65 видно, что задержка на выходе происходит на один такт по отношению ко входной информации. Тогда в триггер записываются данные со входа D.

Для устойчивой работы D-триггера необходимо, чтобы в течение синхроимпульса информация на входе была неизменной, т.е. необходим защитный интервал времени, равный длительности синхроимпульса.

D-триггер также может быть снабжен дополнительными входами асинхронной установки.

4.7.Счетный Т-триггер

Т-триггер – это триггер со счетным входом. Он имеет один

информационный вход. При входе активного сигнала Т-триггер меняет свое состояние на противоположное и сохраняет предыдущее значение при отсутствии сигнала на входе.

Условное графическое обозначение двухступенчатого Т-триггера приведено на рис. 66.




Рис. 66.

Функционирование Т-триггера описывается характеристическим уравнением

$$Q^{n+1} = \bar{T}Q^n + T\bar{Q}^n.$$

Таблица 8

C	Q^{n+1}
0	Q^n
1	$\bar{Q}^n$

Для обеспечения такого режима функционирования необходимо обеспечить обратную связь с выхода на вход. Соответственно, Т-триггер может быть построен по схемам, представленным на рис. 67. Видно, что для этого используются другие триггеры RS, D.




Рис. 67.

Временные диаграммы работы Т-триггера показаны на рис. 68




Рис. 68.

Структуры на рис. 67 правильно отражают работу Т-триггера, но на практике они зачастую оказываются неработоспособны. Причина заключается в обратных связях, т.к. выход передает на вход записанную ранее информацию. Выходной элемент памяти одновременно является и приемником новой информации, и источником (памятью) предыдущей.

Триггер принимает новую информацию и сразу же передает ее по цепи обратной связи на вход. В результате, возможна ситуация, что триггер вновь переключится.

Этого можно избежать ограничением длительности управляющего сигнала на входе Т, однако, быстродействие, как правило, высоко, и такая мера малоэффективна. Введение в цепи обратных связей дополнительных линий задержки также не всегда приводит к желаемому результату. Передавая сигнал по цепи обратной связи, триггер может превратиться в генератор незатухающих колебаний.

Более эффективно такая задача решается в триггерах с динамическим управлением, которые реагируют на фронт импульса, т.е. переключение происходит в течение короткого интервала времени, и в двухступенчатых триггерах, разделяющих процесс записи новой информации и передачи ее на выход.

Т-триггеры широко используются в различных цифровых устройствах в качестве делителей частоты и двоичных счетчиков. Действительно, из рис. 68 видно, что период следования импульсов на выходе увеличивается в два раза, соответственно, частота уменьшается также в два раза.

4.8. Триггеры с динамическим управлением

В триггерах с динамическим управлением срабатывание происходит по фронту синхронизирующего сигнала. Поэтому процессы, связанные с переключением, происходят в течение короткого времени вблизи фронта сигнала на синхронизирующем входе только при перепаде тактового сигнала.

Переключение триггера может происходить при положительном фронте сигнала, тогда этот вход называется прямым динамическим входом (рис. 69,а), либо при отрицательном – инверсный динамический вход (рис. 69,б). Положительный фронт означает изменение с нулевого значения на единичное, отрицательный фронт – с логической единицы в логический ноль.




Рис. 69.

4.9. Двухступенчатые триггеры

Триггеры с двухступенчатым запоминанием информации состоят из двух триггерных структур. Одна называется ведущий триггер, другая – ведомый триггер (рис. 70).




Рис. 70.

Оба триггера – синхронные, но имеют противоположные синхровходы. На рис. 70 ведущий триггер срабатывает при $C = 1$, имеет прямой синхронизирующий вход, а ведомый при $C = 0$ – инверсный

синхронизирующий вход.

На первом этапе, когда происходит запись информации в ведущий триггер, ведомый отключен, продолжает сохранять предыдущее состояние. Когда снят активный уровень с синхровхода ведущего триггера, происходит перезапись информации в ведомый триггер. Таким образом, происходит поэтапная запись информации благодаря управлению инверсными логическими уровнями. В двухступенчатом триггере устраняется противоречие между процессами хранения старой и приема новой информации. Это дает возможность построения синхронных автоматов без опасных временных состояний, исключить предпосылки к режиму генерации. Позволяет обеспечить высокую надежность функционирования триггеров с внутренними цепями обратной связи. В то же время схемы этих триггеров более сложные, чем схемы триггеров с динамическим входом, а быстродействие ниже.

Часто двухступенчатый триггер называют MS-триггером от английских слов «master» и «slave» - хозяин и раб. На принципиальных схемах двухступенчатые триггеры обозначаются сдвоенной буквой ТТ (рис. 71




Рис. 71.

По структуре двухступенчатого триггера могут быть построены любые типы триггеров.

4.10. JK-триггер

JK-триггеры – это двухступенчатые универсальные синхронные триггеры. Универсальность заключается в том, что на их основе можно сделать любой другой тип триггеров RS, D, T.

Вход J аналогичен входу S уже рассмотренного RS-триггера, т.е. устанавливает в единичное состояние $Q = 1$ при $J = 1$. Вход K устанавливает JK-

триггер в нулевое состояние, т.е. аналогичен входу R: $Q = 0$ при $K = 1$.

При $K = 0$ и $J = 0$ в JK-триггере сохраняется предыдущее состояние: $Q^{m+1} = Q^m$.

Отличие от RS-триггера заключается в том, что JK-триггер не имеет запрещенных входных комбинаций. Если на оба входа J и K подать активный логический уровень, то триггер перейдет в состояние, противоположное предыдущему: $Q^{m+1} = \overline{Q}^m$ при $J = K = 1$.

Входной сигнал зависит не только от состояния входных сигналов, но и от предыдущего состояния JK-триггера. Таблица 9 переходов RS-триггера показана при условии, что активным уровнем является логическая единица.

Таблица 9

J	K	C	Q^{m+1}
—	—	0	Q^m
0	0	1	Q^m
1	0	1	1
0	1	1	0
1	1	1	$\overline{Q}^m$

Из табл. 9 получаем характеристическое уравнение, описывающее работу JK-триггера

$$Q^{m+1} = C(J\overline{Q}^m + \overline{K}Q^m) + \overline{C}Q^m, (*)$$

или

$$Q^{m+1} = J\overline{Q}^m + \overline{K}Q^m \text{ при } C = 1;$$

$$Q^{m+1} = Q^m \text{ при } C = 0.$$

Анализ работы показывает, что JK-триггер должен содержать цепи обратной связи. Поэтому структурная схема строится на основе двухступенчатого триггера с динамическим входом (рис. 72).

Схема содержит два асинхронных RS-триггера, комбинационную схему управления на элементах И ЛЭ1-ЛЭ4 и инвертор ЛЭ5.

При уровне логического нуля на входе C первый RS-триггер не реагирует на сигналы входов J и K. При подаче на вход C уровня логической единицы связь между RS-триггерами обрывается, т.к. элементы ЛЭ3 и ЛЭ4

устанавливаются в нулевое состояние. При этом первый RS-триггер устанавливается в состояние, определяемое выражением (*). Подача вновь сигнала $C=0$ на синхровход JK-триггера приводит к отключению первого RS-триггера от входных сигналов из-за элементов ЛЭ1 и ЛЭ2. Однако, при $C = 0$ через инвертор ЛЭ5 на входы элементов ЛЭ3 и ЛЭ4 поступает логическая единица и состояние первого RS-триггера перезаписывается во второй.




Рис. 72.

С выходов $Q, \bar{Q}$ триггера по цепи обратной связи на выходы элементов ЛЭ1 и ЛЭ2 всегда поступают противоположные сигналы, тем самым исключается появление на входах первого асинхронного RS-триггера запрещенной комбинации.

На рис. 73 приведено условное графическое обозначение JK-триггера.




Рис. 73.

Как уже отмечалось, на основе JK-триггера может быть построен любой другой триггер (рис. 74). На рис. 74,а – синхронный RS-триггер, на рис. 74,б – D-триггер, на рис. 74,в – синхронный T-триггер, на рис. 74,г – асинхронный T-триггер.

JK-триггер, как и другие типы триггеров, может дополнительно иметь

входы начальной установки (рис. 74,д), которые являются инверсными по отношению ко входам J, K.

JK-триггеры – это более сложные триггеры, содержат большее число элементов, поэтому потребляемая мощность $P_{\text{пот}}$ оказывается большой. Меры, принимаемые к уменьшению потребляемой мощности, нередко приводят к ухудшению частотных свойств. JK-триггер вследствие своей универсальности и отсутствия запрещенных комбинаций находит широкое применение в цифровой технике.




Рис. 74.

4.11. Синхронные двухступенчатые триггеры

Рассмотрим схемы основных типов универсальных двухступенчатых триггеров.

Синхронный двухступенчатый RS-триггер, схема которого приведена на рис. 75, состоит из двух синхронных RS-триггеров со статическим управлением записью.




Рис. 75.

Синхронный двухступенчатый D-триггер, схема которого приведена на рис. 76, использует на первой супени синхронный D-триггер со статическим управлением записью на второй – RS-триггер.




Рис. 76.

Синхронный двухступенчатый JK-триггер может быть реализован на базе RS-триггера с введением обратной связи с выхода на вход. Его схема приведена на рис. 2.4.2.9.




Рис. 77.

4.12. Особенности построения интегральных триггеров

Рассмотренные методы логического проектирования триггеров позволяют реализовать любой тип триггерного устройства в соответствии с заданной

таблицей его функционирования. Однако существуют и структуры триггеров, отличающиеся от «классических» и имеющие более простую реализацию. Синтез таких триггеров осуществляется применением оригинальных связей между ЛЭ и нестандартных схемотехнических решений.

На рис. 78 показана схема триггера, имеющегося в микросхеме K155ТВ6. По принципу действия этот триггер аналогичен синхронному двухступенчатому JK-триггеру, выполненному по схеме MS. Рассмотрим его работу.

В режиме обнуления при $\overline{R}=0$ оба конъюнктора элемента DD4 закрыты и на его выходе устанавливается высокий уровень напряжения $\overline{Q}=1$, который подается на нижние входы конъюнкторов DD3. На верхний вход нижнего конъюнктора DD3 поступает уровень логической 1 с выхода элемента DD2, поэтому независимо от значения синхросигнала C на выходе DD3 образуется низкий уровень напряжения $Q=0$.

При $C=0$ и $\overline{R}=1$ на выходах элементов DD1 и DD2 образуются сигналы логической 1, которые поступают на входы нижних конъюнкторов DD3 и DD4. На вторые входы этих конъюнкторов поступают сигналы Q и $\overline{Q}$ таким образом, что на выходах элементов DD3 и DD4 происходит воспроизведение этих сигналов, т.е. триггер находится в режиме хранения ранее записанной информации.




Рис. 78.

Для установки триггера в 1 при $J=1$, $K=0$, $\bar{R}=1$, следует подать сигнал $C=1$. При этом на выходе DD1 образуется уровень логической 1, а на выходе DD2 – уровень Q . Нижний конъюнктор DD3 закрыт, т.к. на его входах действуют сигналы Q и $\bar{Q}$. Поскольку на входах верхнего конъюнктора действуют сигналы $C=1$ и $\bar{Q}$, то на выходе DD3 сохраняется уровень Q . На выходы обоих конъюнкторов элемента DD4 проходят сигналы Q , поэтому на выходе DD4 поддерживается сигнал $\bar{Q}$. Следовательно, пока $C=1$ триггер не изменяет своего состояния, приобретенного в предыдущем такте.

При изменении уровня сигнала C с высокого на низкий, т.е. в момент установки $C=0$, закрываются верхние конъюнкторы DD3 и DD4. В течение времени $t_{зд.р.ср.}$ на выходе DD2 будет поддерживаться сигнал Q , благодаря чему на входах нижнего конъюнктора DD3 окажутся сигналы Q и $\bar{Q}$, что вызовет появление на выходе DD3 уровня $Q=1$. В результате единичные сигналы окажутся на всех трех входах нижнего конъюнктора DD4 и на его выходе установится уровень $\bar{Q}=0$. По цепям обратной связи эти уровни поступают на входы нижних конъюнкторов DD3 и DD4, благодаря чему триггер будет находиться в устойчивом состоянии и после переключения DD2 в

состояние $U_{\text{вых}}=1$.

При $J=0$, $K=1$, $\bar{R}=1$ по сигналу $C = 1$ на выходе DD1 оказывается уровень $\bar{Q}$, а на выходе DD2 – уровень 1, и триггер находится в режиме хранения информации. При изменении синхросигнала C с уровня $C=1$ на уровень $C=0$ закрываются верхние конъюнкторы DD3 и DD4. На входах нижнего конъюнктора DD4 оказываются сигналы $\bar{R}=1$, Q и $\bar{Q}$, т.е. $1 \wedge Q \wedge \bar{Q} = 0$ и на выходе DD4 оказывается уровень $\bar{Q}=1$. С появлением на выходе триггера сигнала $\bar{Q}=1$ на обоих входах нижнего конъюнктора DD3 оказываются высокие уровни и на выходе DD3 устанавливается уровень $Q=0$.




Рис. 79.

Подобным образом нетрудно показать, что при $J=K=1$ по отрицательному перепаду напряжения на входе C триггер изменяет свое состояние на противоположное.

Другим примером неординарного подхода к синтезу триггерных устройств является квазистатический D-триггер (рис. 79), состоящий из двух инверторов VT2, VT3 и VT6, VT7, двух запоминающих конденсаторов C1, C2, и трех управляющих транзисторов VT1, VT4 и VT5. При $C=0$ транзисторы VT4 и VT5 открыты и выход одного инвертора оказывается соединен со входом другого, образуя простейший статический триггер. Поскольку в то же время транзистор

VT1 закрыт, триггер может сколь угодно долго хранить записанную информацию.

Предположим, что исходным состоянием триггера является единичное, т.е. $Q=1$. При этом VT7 закрыт, а VT3 – открыт. Тогда на конденсаторе C1 создается напряжение высокого уровня $U_{C_1} = E_i - U_{\zeta E_{п0.6}} > U_{\zeta E_{п0.3}}$, а на конденсаторе C2 – напряжение низкого уровня $U_{C_2} = U_{i\tilde{N}03} < U_{\zeta E_{п0.7}}$

Для сброса триггера в нулевое состояние необходимо установит сигнал $C=1$, вызывающий закрытие транзисторов VT4 и VT5 и изоляцию инверторов друг от друга, а на вход D подать напряжение логического 0. Так как при $C=1$ транзистор VT1 открыт, то через него начнется разрядка конденсатора C1, и напряжение на затворе VT3 начнет уменьшаться. При $U_{C_1} = U_{зи_3} < U_{зи_{пор.3}}$ транзистор VT3 закроется и на выходах обоих инверторов будут высокие уровни напряжений.

В следующем такте при $C=0$ восстанавливаются перекрестные связи и происходит зарядка конденсаторов C1 и C2. Для правильной работы триггера должно выполняться условие: $C2 < C1$. Благодаря этому скорость зарядки C2 будет больше скорости зарядки C1 и напряжение на затворе VT7 быстрее превысит пороговое напряжение, что приведет к отпираанию транзистора и установлению на выходе триггера напряжения логического 0.

Установка триггера в 1 осуществляется аналогичным образом при подаче сигналов $C=1$ и $D=1$.

Таким образом, при $C=1$ в рассматриваемом триггере осуществляется хранение ранее записанной информации и запись новой. Следовательно, по принципу действия он аналогичен двухступенчатому триггеру, однако такой эффект достигнут не удвоением числа триггеров, а применением запоминающих конденсаторов.

5. СХЕМОТЕХНИКА ФУНКЦИОНАЛЬНЫХ УЗЛОВ ЭВМ

Функциональные узлы предназначены для выполнения простейших

операций над машинными словами или их частями :запоминание ,сдвиг кода, сложение кодов, сравнение кодов и т.п. Операционные узлы строятся из логических и (или) запоминающих элементов(триггеров).Вместо группы ЛЭ и (или) триггеров рисуется одно УГО операционного узла ,выполняющего одну или несколько операций. Схема, представленная в виде одного или нескольких операционных узлов вместо большого числа ЛЭ и триггеров позволяет более наглядно и быстро разобраться в процессах, протекающих в определённых частях устройств или в устройствах в целом.

Операционные узлы делятся на

1)комбинационные: дешифратор, шифратор, демультиплексор, мультиплексор, коммутатор, сумматор и т.д.

2)последовательные: счётчики, регистры и др.

Комбинационные операционные узлы содержат только комбинационную цепь, запоминающие элементы отсутствуют .

Последовательные ОУ - такие цепи , в состав которых входят и комбинационная цепь, и запоминающие элементы. Такие операционные узлы представляют собой автоматы памяти.

В настоящее время отечественной и зарубежной промышленностями выпускается широкий ассортимент интегральных микросхем (ИМС), реализующих стандартные комбинационные схемы: дешифраторы, мультиплексоры, сумматоры и пр. Применение ИМС позволяет значительно сократить затраты и время на проектирование цифровых схем по сравнению с проектированием на ЛЭ.

5.1.Регистры

Регистром называется последовательностное устройство, предназначенное для записи, хранения и (или) сдвига информации, представленной в виде многоразрядного двоичного кода.

Из определения вытекает, что регистры должны содержать элементы памяти и, следовательно, строятся на триггерах. Также в регистрах используются вспомогательные элементы в виде комбинационных схем для

управления работой триггеров.

В регистрах выполняются следующие операции:

- ♦ ввод и вывод хранимой информации;
- ♦ хранение информации;
- ♦ сдвиг хранимой информации вправо либо влево на определенное число разрядов;
- ♦ преобразование кода числа из последовательного в параллельный и наоборот.

Регистры также могут использоваться в различных устройствах для организации обработки чисел, выполнения над ними различных преобразований.

Основная функция регистра – хранение многоразрядного числа, которое представлено в двоичной системе счисления. Таким образом, для хранения n -разрядного двоичного числа регистр должен содержать n триггеров.

По способу приема информации регистры подразделяются:

- ♦ параллельные – информация записывается и считывается только в параллельной форме;
- ♦ последовательные, которые также называются сдвигающие (сдвиговые), – запись и считывание информации происходит только в последовательной форме;
- ♦ последовательно-параллельные, такие универсальные регистры можно использовать для преобразования кода из параллельного в последовательный и наоборот.

По числу каналов передачи информации регистры подразделяются:

1. однофазные – информация вводится либо в прямом, либо в обратном коде;
2. парафазные – одновременно и в прямом, и в обратном кодах.

По способу тактирования (синхронизации) регистры подразделяются:

1. одноктактные, синхронизируемые одной управляющей последовательностью;

2.двухтактные;

3.многотактные, управляемые несколькими последовательностями импульсов.

Сдвиговые регистры могут быть однонаправленные, когда записанную информацию сдвигают только в одном направлении, и двунаправленные, в которых информация сдвигается как вправо, так и влево. Для таких регистров предусматривается специальный вход включения режима направления сдвига.

Чаще всего регистры строят на основе D- и JK-триггеров.

Параллельные регистры

В параллельных регистрах запись информации (слова) осуществляется параллельным кодом, т.е. одновременно во все разряды регистра. Записанная информация может многократно считываться и храниться в нем сколько угодно длительное время (при подключенном источнике питания), поэтому такие регистры называют регистрами памяти или хранения.

Функциональная схема параллельного регистра определяется характером представления вводимой и выводимой информации и типом используемых в нем триггеров. Если в регистре используются триггеры с двумя информационными входами (RS, JK), то при однофазном вводе информации в прямом или обратном коде этот код поступает только на один информационный вход триггеров, а на вторых информационных входах должен присутствовать уровень напряжения, при котором на входах триггеров исключается появление запрещенных комбинаций. Если, например, регистр выполнен на RS – триггерах и однофазный код поступает на вход S, то на входе R должно быть напряжение логического нуля. Если до ввода новой информации триггер находился в состоянии $Q = 1$, то при записи в него логического 0 на его входах возникает нейтральная комбинация $S = R = 0$ и триггер останется в прежнем, единичном состоянии. Следовательно, при однофазном вводе информации процессу ввода (записи) обязательно должен предшествовать процесс обнуления триггеров всех разрядов.

Кроме хранения информации в параллельном регистре можно производить

поразрядные логические операции с хранимым числом A и вновь вводимом B . Характер логических операций зависит от типа используемых в регистре триггеров и комбинации сигналов управления.

Пусть имеется n -разрядный параллельный регистр, выполненный на RS – триггерах. После ввода в регистр числа A ($a_0, a_1, \dots, a_{n-1}$) i -й триггер будет находиться в состоянии $Q_i = a_i$, а его функция выхода примет вид

$$Q_i^{t+1} = S_i^t + R_i^t a_i.$$

Для ввода в регистр числа B ($b_0, b_1, \dots, b_{n-1}$) значение b_i надо подать в прямом коде на вход S , а в инверсном – на вход R триггера i -го разряда. Для управления записью на комбинационную схему должны быть поданы сигналы T_Π (по входу S) и T_o (по входу R). Для установки триггеров в 0 следует предусмотреть также подачу сигнала TR на вход R .

С учетом сказанного сигналы на входах S и R триггера i -го разряда определяются выражениями:

$$S_i^t = b_i T_\Pi$$

$$R_i^t = \overline{b_i} T_o + T_R.$$

В результате, получим:

$$Q_i^{t+1} = b_i T_\Pi + \overline{(\overline{b_i} T_o + T_R)} a_i = b_i T_\Pi + \overline{\overline{b_i} T_o} \cdot \overline{T_R} a_i = b_i T_\Pi + (b_i + \overline{T_o}) \overline{T_R} a_i.$$

Полученное уравнение позволяет определить состояние i -го триггера и возможные логические операции над числами A и B при различных сочетаниях сигналов T_Π , T_o и TR , что отражено в табл. 10.

Таблица 10					
Набор номеров	T_Π	T_o	T_R	Q_i^{t+1}	Операция
0	0	0	0	a_i	Хранение A при любом вводимом B
1	0	0	1	0	Установка в 0
2	0	1	0	$b_i a_i$	Конъюнкция i – х разрядов A и B
3	0	1	1	0	Установка в 0
4	1	0	0	$b_i + a_i$	Дизъюнкция i – х разрядов A и B
5	1	0	1	b_i	Однофазный ввод в прямом коде с предварительной установкой в 0
6	1	1	0	b_i	Парафазный ввод
7	1	1	1	b_i	Парафазный ввод с предварительной

					установкой в 0
--	--	--	--	--	----------------

Синтез параллельного регистра

Рассмотрим синтез однофазного регистра на RS-триггерах. Как было отмечено выше, ввод информации в такой регистр осуществляется в прямом или обратном коде. Если информация вводится в прямом коде, то используется только управляющие сигналы T_{Π} и T_R , а $T_0 = 0$. Тогда, полагая, что $T_0 = 0$ и $a_i = Q_i^{tn}$, получим

$$Q_i^{tn+1} = b_i T_{\Pi} + Q_i^{tn} \bar{T}_R.$$

При реализации в базисе И – НЕ это уравнение преобразуется к виду

$$Q_i^{tn+1} = \overline{\overline{Q_i^{tn+1}}} = \overline{\overline{b_i T_{\Pi}} \cdot \overline{Q_i^{tn} T_R}},$$

которому соответствует схема, показанная на рис. 80,а.




Рис. 80.

При введении в однофазный регистр информации в обратном коде необходимо положить $\alpha_i = Q_i^{tn}$ и $T_{\Pi} = 0$. С учетом этого получим

$$\overline{Q_i^{tn+1}} = \overline{(b_i + \bar{T}_0) Q_i^{tn} \bar{T}_R} = \overline{\overline{b_i T_0} Q_i^{tn} \bar{T}_R}.$$

Реализация одного разряда регистра в соответствии с уравнением (7) дана на рис. 80,б.

При парафазном вводе информации в i – й разряд параллельного регистра, выполненного на RS-триггерах, в уравнении (4) следует лишь сделать замену $\alpha_i = Q_i^{tn}$ и преобразовать его к виду

$$Q_i^{n+1} = \overline{\overline{b_i T_{\Pi}} + (b_i + \overline{T_0}) Q_i^n \overline{T_R}} = \overline{\overline{b_i T_{\Pi}} \cdot \overline{\overline{b_i T_0} Q_i^n \overline{T_R}}},$$

которому соответствует схема, приведенная на рис. 81,а.




Рис. 81.

Поскольку при парафазном вводе операция предварительного обнуления не является обязательной, то можно исключить сигнал T_R . Тогда получим

$$Q_i^{n+1} = \overline{\overline{b_i T_{\Pi}} + (b_i + \overline{T_0}) Q_i^n} = \overline{\overline{b_i T_{\Pi}} \cdot \overline{\overline{b_i T_0} Q_i^n}}.$$

При этом каждый разряд регистра выполняется на двухвходовых элементах И – НЕ (рис. 81,б). Кроме того, исключение операции обнуления при парафазном вводе информации увеличивает быстродействие регистра.

По аналогичной методике можно осуществить синтез параллельного регистра на любых других типах триггеров.

Вывод информации из регистра осуществляется с помощью комбинационных схем, соединенных с прямыми и инверсными выходами регистра и управляемых сигналами вывода $T_{в.п}$ и $T_{в.о}$. При этом возможны следующие варианты построения схем вывода:

- ♦ $y_i^{t+1} = Q_i^t T_{в.п}$ - однофазный вывод в прямом коде (рис. 82,а).
- ♦ $y_i^{t+1} = \overline{Q_i^t} T_{в.о}$ - однофазный вывод в обратном коде (рис. 82,б).
- ♦ $y_i^{t+1} = Q_i^t T_{в.п} + \overline{Q_i^t} T_{в.о}$ при $T_{в.п} T_{в.о} = 0$ – однофазный вывод в прямом или обратном кодах на одну общую шину (рис. 82,в).



♦ $y_i^{t+1} = Q_i^t T_{в.п} ; \bar{y}_i^{t+1} = \bar{Q}_i^t T_{в.о}$ при $T_{в.п} = T_{в.о} = 1$ – парафазный вывод в прямом коде на одну пару шин (рис. 82,г).

♦ $y_i^{t+1} = Q_i^t T_{в.п} + \bar{Q}_i^t T_{в.о} ; \bar{y}_i^{t+1} = Q_i^t T_{в.о} + \bar{Q}_i^t T_{в.п}$ при $T_{в.п} T_{в.о} = 0$ – парафазный вывод на одну пару шин, причем, в зависимости от сигналов управления $T_{в.п} T_{в.о}$ на одну из шин подается прямой или обратный код с одновременной подачей противоположного кода на другую шину (рис. 82,д).

При использовании в регистре синхронных триггеров запись информации по сигналу $T_{зап} = 1$ возможна только при разрешающем сигнале C на входе синхронизации (рис. 84,а). Управление выдачей информации может быть осуществлено по любому варианту, показанному на рис. 83.

Рассмотренные варианты параллельных регистров служат для приема, хранения и передачи одного n -разрядного двоичного слова. Путем изменения схемы управления можно построить многоканальный регистр. На рис. 84,б приведена схема одного разряда двухканального регистра. При $T_A = 1, T_B = 0$ по разрешающему сигналу C осуществляется прием в регистр парафазным кодом числа A , а при $T_A = 0, T_B = 1$ – числа B . Выдача информации осуществляется также на два направления: 1 или 2 при поступлении сигналов $T_1 = 1, T_2 = 0$ или $T_1 = 0, T_2 = 1$.

Большинство регистров выполняется на D-триггерах, в которых ввод информации осуществляется однофазным кодом без предварительного обнуления. При этом достигается высокое быстродействие и уменьшается число выводов микросхемы.






Рис. 82.




Рис. 83.

В качестве примера на рис. 84,а показана схема 8-разрядного параллельного регистра К555ИР22. Регистр выполнен на синхронных D-

триггерах с потенциальным управлением. Прием информации в регистр со входов $D_0 \dots D_7$ осуществляется при подаче сигнала $C = 1$ на вход синхронизации. Записанная в триггеры информация с инверсных выходов поступает на верхние (по схеме) входы буферных ЛЭ 2И – НЕ, обладающих высокой нагрузочной способностью и имеющих три состояния выхода. Третье (высокоомное) состояние выходов буферных усилителей устанавливается при сигнале $\overline{EZ} = 1$ на входе разрешения считывания. При $\overline{EZ} = 0$ занесенная в триггеры информация поступает на выходы регистра.




Рис. 84.

Если $C = 0$, то на входах $\overline{C}$ всех триггеров действуют сигналы логической 1 и регистр находится в режиме хранения.

Условное обозначение регистра К555ИР22 дано на рис. 84,б.

По аналогичной схеме выполнен параллельный 8-разрядный регистр К555ИР23, но в нем вместо синхронных D-триггеров с потенциальным управлением используются синхронные D-триггеры с динамическим управлением – положительным фронтом синхроимпульса C.

Использование на выходах триггеров буферных элементов с тремя состояниями позволяет организовать поочередную работу нескольких регистров на общую линию связи либо осуществить мультиплексирование информации от нескольких источников. На рис. 85 показана схема включения двух регистров К555ИР23 для приема информации от двух различных источников.






Рис. 85.

Информация Данные 1 от первого источника и Данные 2 от второго источника записываются в оба регистра одновременно по положительному фронту импульса на входе Запись, а передаются в выходную шину Q0 ... Q7 поочередно при поступлении отрицательного импульса на вход Чтение 1 или Чтение 2.

Некоторые регистры имеют не один, а более входов разрешения считывания, что позволяет сравнительно легко организовать матричное управление большим числом микросхем. На рис. 86,а показано условное обозначение параллельного четырехразрядного регистра К555ИР15, а на рис 86,б – функциональная схема одного разряда.



а)

б)

Рис. 86.

Регистр выполнен на D-триггерах, управляемых отрицательным фронтом на синхронизирующем входе С с асинхронным входом сброса R. Информация с выходов триггеров поступает на выходы регистра через буферные инверторы, имеющие три состояния выхода и управляемые сигналами $\overline{EZ}_1$ и $\overline{EZ}_2$. Состояние высокоомного выходного сопротивления на выходах регистра обеспечивается в случае, когда хотя бы один из сигналов $\overline{EZ}_1$ или $\overline{EZ}_2$ имеет уровень логической 1.

Входы $\overline{PL}_1$ и $\overline{PL}_2$ обеспечивают перевод регистра из режима приема в режим хранения информации. Режим приема информации в регистр осуществляется при $\overline{PL}_1 = \overline{PL}_2 = 0$ при поступлении отрицательного перепада напряжения на вход С. В случае $\overline{PL}_1 = \overline{PL}_2$ или $\overline{PL}_1 = \overline{PL}_2 = 1$ регистр находится в режиме хранения информации. При этом прямой выход D-триггера каждого разряда через элемент И-ИЛИ подключается к его входу D.

Последовательные регистры

Такие регистры называются также сдвигающими, сдвиговыми или регистрами сдвига (рис. 87). Вводимое n-разрядное число А ($a_{n-1}, a_{n-2}, \dots, a_1, a_0$) подается на вход одного, крайнего левого разряда, представленного триггером Тгп-1. Ввод числа начинается с младшего разряда импульсами, поступающими на вход С. При поступлении первого импульса С триггер Тгп-1 устанавливается в состояние $Q_{n-1} = a_0$. При поступлении следующего синхроимпульса С значение a_0 с выхода Тгп-1 устанавливает триггер Тгп-2 в состояние $Q_{n-2} = a_0$, а триггер Тгп-1 принимает значение $Q_{n-2} = a_1$ и т.д. Таким образом осуществляется последовательный сдвиг поступающего на вход числа А на один разряд вправо каждым очередным импульсом С. После поступления n синхроимпульсов весь регистр оказывается заполненным разрядами числа А. Для вывода информации из регистра следует подать новую серию из n синхроимпульсов.




Рис. 87.

Синтез рассмотренного сдвигового регистра сводится к определению межтриггерных связей с учетом типа применяемых триггеров. При этом достаточно рассмотреть процесс передачи информации между $(i+1)$ -м и i -м триггерами. С этой целью составляется таблица всех возможных переходов i -го триггера из состояния Q_i^{tn} в состояние Q_i^{tn+1} в зависимости от его собственного состояния Q_i^{tn} и состояния предыдущего $(i+1)$ -го триггера Q_{i+1}^{tn} в этом же такте (см. три левые столбца табл. 11). Затем с учетом используемых в регистре триггеров для каждого перехода i -го триггера (второй и третий столбцы табл. 11) определяются функции входов (возбуждения) i -го триггера.

Таблица 11

Такт tn		Такт $tn+1$	JK-триггер		D-триггер
Q_{i+1}^{tn}	Q_i^{tn}	Q_i^{tn+1}	J_i^{tn}	K_i^{tn}	D_i^{tn}
0	$0 \rightarrow$	$\rightarrow 0$	0	*	0
0	$1 \rightarrow$	$\rightarrow 0$	*	1	0
1	$0 \rightarrow$	$\rightarrow 1$	1	*	1
1	$1 \rightarrow$	$\rightarrow 1$	*	0	1

В табл. 11 значения этих функций указаны в четвертом и пятом столбцах при использовании JK-триггеров и в шестом столбце при использовании D-триггеров. Считая переменную Q_{i+1}^{tn} входной переменной триггера i -го разряда, составляются карты Карно для функций возбуждения, на основании которых определяются сами функции:

$$J_i^{tn} = Q_{i+1}^{tn}; K_i^{tn} = \overline{Q_{i+1}^{tn}};$$

$$D_i^{tn} = Q_{i+1}^{tn}.$$


Уравнениям соответствуют схемы сдвиговых регистров со сдвигом вправо (в сторону младшего разряда), представленные на рис. 88. Следует заметить, что все триггеры в сдвиговых регистрах с однофазной синхронизацией должны

быть непрозрачными. В противном случае при активном уровне сигнала на входе синхронизации все триггеры окажутся прозрачными и значение разряда входного числа пройдет через столько триггеров, сколько позволит длительность синхросигнала, поэтому при использовании прозрачных триггеров должна применяться двухфазная синхронизация, как показано на рис. 89. Такой регистр состоит из основного $(T_{2_{n-1}}, T_{2_{n-2}}, \dots, T_{2_1}, T_{2_0})$ и дополнительного $(T_{1'_{n-1}}, T_{1'_{n-2}}, \dots, T_{1'_1}, T_{1'_0})$. Импульсами С2 содержимое основного регистра переписывается в дополнительный, а импульсами С1 оно возвращается в основной регистр, но уже в соседние разряды, что соответствует сдвигу слова.


Для осуществления сдвига влево (в сторону старших разрядов) необходимо выходы триггеров переключить таким образом, чтобы состояние i -го триггера изменялось в соответствии с состоянием $(i-1)$ -го триггера. При этом вместо уравнений (10) и (11) окажутся справедливыми уравнения

$$J_i^{\text{тн}} = Q_{i-1}^{\text{тн}}; K_i^{\text{тн}} = \overline{Q_{i-1}^{\text{тн}}};$$

$$D_i^{\text{тн}} = Q_{i-1}^{\text{тн}}.$$



а)



б)

Рис. 88.




Рис. 89.

Запись двоичного кода числа в такой разряд осуществляется со стороны триггера младшего разряда ($Tг_0$) старшим разрядом вперед. Для осуществления сдвига двоичного кода, записанного в регистре, как вправо, так и влево, необходимо на входе триггера каждого разряда включить комбинационную схему управления направлением сдвига. Такая схема для триггера i -го разряда регистра, выполненного на JK-триггерах, показана на рис. 90.




Рис. 90.

При $SR = 1$ (shift right - сдвиг вправо), $SL = 0$ (shift left - сдвиг влево) входы J и K триггера i -го разряда подключается к выходам триггера $(i+1)$ -го разряда и по импульсам, поступающим на вход C, осуществляется сдвиг вправо. Если $SR = 0$, а $SL = 1$, то ко входам J и K i -го триггера подключаются входы триггера $(i-1)$ -го разряда и импульсами $C = 1$ происходит сдвиг влево.

Регистры, позволяющие сдвигать записанный в них двоичный код как

вправо, так и влево, называются реверсивными.

Параллельно-последовательные регистры

Регистры этого типа представляют собой сочетания схем параллельного и последовательного регистров, и служат для преобразования кодов числа из одного вида в другой, а также параллельного вывода предварительно сдвинутого кода числа, хранящегося в регистре. Фрагмент параллельно-последовательного регистра, выполненного на универсальных D-триггерах, показан на рис. 91.




Рис. 91.

Ввод числа A параллельным кодом (параллельная загрузка регистра) осуществляется по сигналу $PL = 1$ (parallel load), а вывод информации параллельным кодом – по сигналу $T_{\text{выв.парал.}}$. При равенстве этих сигналов нулю регистр работает как сдвиговый. Использование установочных входов $\bar{S}$ и $\bar{R}$ триггеров для параллельной загрузки делает эту операцию приоритетной по отношению к операции сдвига. Вход $\bar{R}$ может использоваться также для обнуления всех разрядов регистра.

В параллельно-последовательном регистре, построенном по схеме рис. 91, возможен сдвиг только вправо и информация в параллельном коде может быть считана лишь в однофазном прямом коде. Добавление схем управления направлением сдвига на входах триггеров (см. рис. 90) и выдачи (см. рис. 82) позволит принимать и выдавать информацию в любом виде, а также осуществлять ее сдвиг в регистре как вправо, так и влево.

Параллельно-последовательные регистры называются также регистрами хранения и сдвига. Такие регистры имеются в сериях K155, KM155(ТТЛ), K176 (КМОП), K500 (ЭСЛ) и др. На рис. 92,а представлены схемы четырехразрядного регистра сдвига и хранения K155ИР1, а на рис. 92,б – его условное обозначение. Каждый разряд регистра образован синхронным двухступенчатым RS-триггером. Благодаря инверторам на входах S эти триггеры работают как синхронные D-триггеры, управляемые положительным перепадом по входу C. Регистр имеет четыре входа параллельной загрузки ($D_0, \dots, D_3$) и один последовательный вход данных S1, а также 4 параллельных выхода ($Q_0, \dots, Q_3$) от каждого триггера. Управление режимами работы регистра осуществляется сигналами по входу RE (разрешение параллельной загрузки) и тактовым входам C1 и C2. При $RE = 1$ разрешается работа тактовому входу C2. В момент прихода на вход C2 отрицательного перепада на синхровходах триггеров всех четырех разрядов формируется положительный перепад и в триггер переписывается информация со входов $D_1, \dots, D_4$ независимо от значений сигналов на входах S1 и C1. Запись информации последовательным кодом осуществляется через вход S1 при сигнале $RE = 0$. При этом блокируются входы параллельной загрузки. С приходом отрицательных перепадов на вход C1 данные последовательно сдвигаются от входа S1 до выхода Q3, т.е. в сторону старшего разряда. (от Q3 и Q0) необходимо соединить выход Q2 – с входом D1, выход Q1 – с входом D0, и установить на входе RE напряжение высокого уровня. Входом последовательного кода в этом случае будет являться вход D3, а сдвиг будет осуществляться отрицательными перепадами по входу C2.

Используя дополнительные элементы И-НЕ, на основе регистра ИР1 можно выполнить делители частоты на 2, 3, 4, 5, 6, 7 и 8 (рис. 93).

Входные импульсы, подлежащие делению, поступают на вход синхронизации С1, а выходные снимаются с соответствующего разряда (первого, второго, третьего или четвертого при делении на 2, 4, 6 или 8 соответственно), выход которого соединен через внешний инвертор обратной связи с информационным входом S1. Состояние по входам C2, D0,...,D3 может быть любым. При делении частоты на 3, 5 и 7 в цепи обратной связи участвуют сигналы с двух выходов регистра.




Рис. 92.




Рис. 93.

Использование сдвиговых регистров в качестве счётчиков

На рис. 94 показана стандартная схема счётчика на сдвиговом регистре, состоящем из JK-триггеров. Прямой и инверсный выходы триггера каждого разряда используются для управления логической схемой, входящей в цепь обратной связи. Цепь обратной связи формирует информационные сигналы J_0 и K_0 , управляющие работой триггера самого младшего разряда $Tг_0$. Такое построение схемы позволяет использовать ее для генерации двоичных последовательностей или в качестве счётчика.




Рис. 94.

Цепь обратной связи вырабатывает сигнал либо 0, либо 1, который, поступая на входы J_0 и K_0 (после инвертирования) триггера $Tг_0$ определяет состояние этого триггера. Например, если n -разрядный сдвиговый регистр находится в состоянии $Q_{n-1} \dots Q_2 Q_1 Q_0 = 0 \dots 001$, то в зависимости от значения сигнала обратной связи следующим его состоянием будет либо $0 \dots 010$, либо $0 \dots 011$.

Сдвиговые регистры.

В сдвиговом (последовательном) регистре триггеры соединены последовательно, т.е. выходы предыдущего триггера передают информацию на входы последующего. Простейший однофазный сдвиговый регистр на D-

триггерах изображен на рис. 95,а.

Управление осуществляется фронтом синхронизирующего сигнала, который является общим для всех триггеров. Пусть триггеры регистра находятся в состоянии: $Q_0=1$, $Q_1=0$, $Q_2=1$, $Q_3=1$. Предположим, что на вход поступает нулевая информация. При отсутствии синхроимпульса в регистре хранится информация без изменения. В момент положительного фронта синхронизирующего сигнала каждый из триггеров устанавливается в состояние, соответствующее действовавшему на входе D сигналу:

- по первому тактовому импульсу:


лог.1 из Q_0 в Q_1 , лог.0 из Q_1 в Q_2 ; лог.1 из Q_2 в Q_3 ;

- по второму тактовому импульсу:

лог.0 из Q_0 в Q_1 , лог.1 из Q_1 в Q_2 ; лог.0 из Q_2 в Q_3 ;

- по третьему тактовому импульсу:

лог.0 из Q_0 в Q_1 , лог.0 из Q_1 в Q_2 ; лог.1 из Q_2 в Q_3 .






Рис. 95.

Работу сдвигового регистра можно проиллюстрировать рис. 95,б и табл. 12, в которых приведено содержимое регистров при выполнении последовательных сдвигов вправо.

Таблица 12

Номер разряда	Q1	Q2	Q3	Q4
1 такт	1 → 0	0 → 1	1 → 0	1 → 1
2 такт	0 → 0	1 → 0	0 → 1	1 → 0
3 такт	0 → 0	0 → 0	1 → 0	0 → 1

Суть сдвига состоит в том, что логическая переменная (1 либо 0), записанная в i -м разряде, передается в соседний справа ($i+1$) разряд. В крайний левый разряд заносится число, подаваемое с внешнего входа. Из крайнего правого разряда двоичный код последовательно поступает из регистра во внешнюю цепь. В настоящем случае – выход Q3.

Для осуществления сдвига влево необходимо в сдвиговом регистре ввести элементы, изменяющие направление передачи информации, т.е. изменить связи между триггерами, подключая выход триггера ко входу соседнего слева

разряда.




Рис. 96.

При $S = 1$ открываются верхние по схеме элементы И, осуществляется передача сигнала в регистр из левого триггера в правый. При $S = 0$ открываются нижние по схеме элементы И, информация сдвигается влево. На рис. 96 показан фрагмент схемы регистра из двух триггеров и обозначены связи с последующими триггерами.

В сдвиговых регистрах используются только двухступенчатые триггеры или триггеры с динамическим управлением. Это гарантирует сдвиг информации строго на один разряд по каждому импульсу синхронизации. При использовании других триггеров процесс сдвига становится неуправляемым и за один импульс синхронизации кодовое число может быть сдвинуто на несколько разрядов.

При использовании одного входа и только одного выхода двоичное слово вводится в сдвиговый регистр и выводится из него в последовательной форме. Такое представление позволяет уменьшить разрядность шин в цифровом устройстве. С другой стороны, при этом замедляется быстродействие. Для осуществления ввода либо вывода числа в n -разрядном регистре требуется n синхронизирующих импульсов по числу триггеров.

На рис. 95,а у каждого триггера показан самостоятельный вывод. Через n

тактов в n -разрядный регистр последовательно будет записано число, которое может быть затем снято в параллельной форме одновременно с выходов триггеров всех разрядов. Так осуществляется преобразование двоичного кода из последовательной формы в параллельную.

Каждый триггер сдвигового регистра может быть снабжен через вспомогательную комбинационную схему входами начальной установки в любое заданное состояние. Это позволяет осуществить прием числа в параллельной форме. После того как n -разрядное число будет записано в регистр, путем подачи n синхронизирующих импульсов двоичный код в последовательной форме снимается с выхода старшего разряда регистра. Так происходит преобразование параллельного кода в последовательный.

Помимо основного предназначения (хранения двоичного кода, преобразования, сдвига и передачи на выход) регистры также используются для выполнения и других функций. На их основе строятся такие устройства: линии задержки на заданное число тактов, накапливающие сумматоры, формирователи импульсов большей длительности, генераторы псевдослучайных последовательностей. Регистры применяют в арифметико-логических устройствах в качестве узлов, выполняющих различные логические операции.

5.2.Счетчики

Счетчик импульсов – это узел ЭВМ, обеспечивающий хранение слова информации и выполнение над ним микрооперации счета, заключающейся в изменении значения числа в счетчике на 1. По существу счетчик представляет собой совокупность соединенных определенным образом триггеров. Счетчики обозначают через СТ (от англ. counter).

Основными характеристиками счетчика являются разрешающая способность, быстродействие и информационная емкость. Разрешающая способность – это максимальное время между двумя сигналами, которые надежно фиксируются счетчиком. Быстродействие счетчика – величина, обратная разрешающей способности и равная числу сигналов, фиксируемых

счетчиком в единицу времени. Информационная емкость – максимальное число импульсов, которые могут быть подсчитаны счетчиком. Емкость счетчика определяется модулем счета M .

Основное функциональное назначение счетчиков:

- ♦ счет импульсов, поступивших на вход;
- ♦ деление частоты.

Из определения и логики работы счетчиков следует, что их текущее состояние зависит не только от нового пришедшего импульса, но также и от количества предыдущих импульсов. Значит, счетчики относятся к устройствам с памятью. Строятся счетчики, как и регистры, на основе однотипных связанных между собой триггеров. Наиболее часто используются Т- и JK-триггеры. Комбинационные элементы в счетчиках используются для управления работой триггеров. Число триггеров определяет максимальное количество импульсов, которое может быть подсчитано счетчиком.

В счетчиках выполняются следующие логические операции:

- ♦ установка в нулевое состояние (сброс);
- ♦ запись входной информации в параллельной форме – начального кода, с которого начинается счет;
- ♦ хранение записанной информации;
- ♦ выдача хранимой информации в параллельной форме;
- ♦ инкремент – увеличение хранящегося числа на единицу;
- ♦ декремент – уменьшение хранящегося числа на единицу.

Счетчики классифицируют:

– по модулю счета:

- двоичные;
- двоично-кодированные:

– двоично-десятичные;

– с произвольным постоянным модулем счета;

– с переменным модулем счета;

– по направлению счета:

- суммирующие;
- вычитающие;
- реверсивные;

– по способу формирования внутренних связей:

- с последовательным переносом;
- с параллельным переносом;
- с комбинированным переносом;
- кольцевые.

По способу кодирования внутренних состояний различают двоичные счетчики, счетчики Джонсона, счетчики с кодом «1 из N», счетчики в коде Грея и др. наибольшее распространение получили двоичные счетчики, счетчики с другим коэффициентом пересчета можно получить путем введения дополнительных связей между разрядами.

Двоичные счетчики.

Работу асинхронного счетчика рассмотрим на примере четырехразрядного двоичного счетчика на двухступенчатых счетных триггерах. Этот счетчик имеет два счетных входа C1, C2 и два входа установки нуля R0 (1), R0 (2) (рис. 97).




Рис. 97.

Триггеры срабатывают по срезу входного импульса (при переходе из 1 в 0). Четыре последовательно соединенных триггера образуют счетчик по

модулю $2^4 = 16$. Максимально хранимое в счетчике число при полном его заполнении

$$N = 2^4 - 1 = 15_{10} = 1111_2.$$

Временные диаграммы на рис. 98 показывают состояние каждого из триггеров при поступлении на вход периодической последовательности импульсов.

В исходном состоянии на всех триггерах установлены логические нули. Каждый триггер меняет свое состояние лишь в тот момент, когда на него действует отрицательный перепад напряжения. Таким образом, данный счетчик реализует суммирование входных импульсов. Из временных диаграмм видно, что частота каждого последующего импульса в два раз меньше, чем предыдущая, т.е. каждый триггер делит частоту входного сигнала на два, что и используется в делителях частоты. При срабатывании по заднему фронту (срезу) триггеры имеют инверсные динамические входы. Состояние счетчика в двоичном коде по приходу на вход каждого нового импульса увеличивается на единицу, осуществляется операция инкремента.




Рис. 98.

Так как счетный триггер делит частоту входных импульсов на два, то цепочка из четырех последовательно соединенных триггеров делит частоту на 16. по приходу каждого шестнадцатого импульса счетчик обнуляется и цикл счета начинается сначала.

Представленный на рис. 97 счетчик является суммирующим.

Если исходные асинхронные Т-триггеры имеют прямые динамические входы, срабатывают по переднему фронту импульса при переходе из 0 в 1, то счетчик превращается в вычитающий. Он выполняет операцию декремента. Временные диаграммы такого счетчика приведены на рис. 99.

В обоих рассмотренных случаях для синхронизации каждого последующего асинхронного Т-триггера использовался прямой выход предыдущего триггера Q. Если ко входам подключать инверсный выход $\bar{Q}$, то суммирующим будет счетчик с прямыми динамическими входами.




Рис. 99.

Используя различные варианты прямого и обратного счета, можно получить реверсивный счетчик. Такое переключение осуществляется с использованием элементов И-ИЛИ, И-ИЛИ-НЕ, которые устанавливаются между триггерами (рис. 100).




Рис. 100.

При поступлении на вход V логического нуля $V = 0$ на выходы верхних по схеме элементов И поступает логическая единица и к инверсным динамическим входам триггеров подключены прямые входы предыдущих триггеров. Счетчик выполняет операцию суммирования. При подаче сигнала $V = 1$ по входам триггеров (инверсным динамическим) подключается инверсный выход предыдущих триггеров и выполняется операция вычитания.

На рис. 100 показан один из вариантов построения реверсивного счетчика. Возможны и другие варианты, использующие тот же самый принцип организации межразрядных связей.

В рассмотренных счетчиках при последовательном соединении триггеров переключение каждого триггера может произойти только после переключения предыдущего. Поэтому они называются счетчиками с последовательным переносом. Такие счетчики отличаются простой схемой, но в то же время имеют наибольшее время установления выходного кода, которое к тому же является различным при различном состоянии счетчика. Например, если в счетчике записаны числа $0_{10} = 0000_2$, $0100_2 = 4_{10}$, и т.д., то переключается только один триггер, а при переходе из состояния $15_{10} = 1111_2$, либо $7_{10} = 0111_2$ переключаются все четыре триггера. Новый тактовый импульс можно подавать на счетчик после того, когда установятся все триггеры. Таким образом, период следования T входных импульсов должен удовлетворять соотношению

$$T > N \cdot t_{\text{зад } T},$$

где N – число разрядов счетчика;

$t_{\text{зад } T}$ – время задержки одного разряда.

Уменьшить время установления можно при условии, что все разряды счетчика будут переключаться одновременно. В этом случае следует отказаться от асинхронных счетчиков и перейти к использованию синхронных.

Из анализа рис. 98 для суммирующего асинхронного счетчика отметим: переключение каждого i -го триггера происходит по приходу нового входного импульса при условии, что все предыдущие триггеры находятся в единичном состоянии. В этом случае i -й триггер меняет свое состояние. Математически с помощью формул алгебры логики данный алгоритм записывается

$$Q_{i,n+1} = \bar{Q}_{i,n} p_i + Q_{i,n} \bar{p}_i = Q_{i,n} \oplus p_i$$

$$p_i = Q_{0,n} Q_{1,n} \dots Q_{i-1,n}$$

где p_i – сигнал переноса;

$\oplus$ – символ сложения по модулю два.

Из этих формул следует, что сигнал переноса p_i формируется с помощью многовходовых элементов И. На рис. 101 представлен фрагмент схемы.




Рис. 101.

В схеме на рис. 101 все триггеры устанавливаются одновременно по приходу синхроимпульса C . Время установки счетчика равно времени задержки в одном разряде. Такие счетчики называются счетчиками с параллельным переносом. Они имеют значительно более высокое быстродействие.

Повышение быстродействия достигается за счет усложнения схемы. Время

установления $t_{уст}$ не зависит от числа разрядов и равно

$$t_{уст} = t_{зад\ T} + t_{зад\ И},$$

где $t_{\text{заЛИ}}$ – время задержки элемента И.

Однако, с ростом числа разрядов реализация параллельных счетчиков вызывает затруднения. Растет число входов элементов И, растет нагрузка на выходы триггеров. Кроме того, одновременное переключение сразу многих триггеров в счетчике создает значительный импульс тока в цепях питания.

Поэтому при большом числе разрядов используют комбинированную структуру последовательно-параллельного переноса. Суть данной организации состоит в объединении нескольких триггеров в группы. Формирование сигнала переноса осуществляются между группами (рис. 102).




Рис. 102.

Сигнал переноса из группы триггеров возникает при условии, что все триггеры этой группы находятся в единичном состоянии.

Упрощение комбинированного счетчика с последовательно-параллельным переносом приводит к некоторому снижению его быстродействия:

$$t_{уст} = t_{задИ}(1-1) + t_{гр},$$

где l – число групп;

$t_{\text{гр}}$ – время задержки (установления) в группе.

При необходимости формирования счетчиков большой размерности и уменьшения импульсов тока при переключении переходят к формированию

счетчиков в коде Грея. Суть кода Грея заключается в том, что при переходе от одной кодовой комбинации к следующей соседней изменяется состояние только одного разряда. Однако полученный результат затем необходимо перевести в двоичный код с использованием преобразователя кода.

Двоично-кодированные счетчики с произвольным модулем счета.

Нередко на практике необходимо создавать счетчики с модулями, не равными целой степени числа 2 – счетчики с произвольным модулем. Из них наиболее часто встречаются двоично-десятичные счетчики, поскольку десятичная система счисления является общепринятой.

Для построения счетчика с произвольным модулем M число $\log_2 M$ округляют до ближайшего большего целого числа

$$n \geq \log_2 M, n - \text{целое.}$$

В результате получаем число необходимых триггеров. Основанием для счетчика с произвольным модулем служит двоичный счетчик, имеющий 2^n состояний. Следовательно, счетчик с произвольным модулем будет иметь L лишних неиспользуемых состояний, подлежащих исключению

$$L = 2^n - M.$$

Наибольшее распространение при построении таких счетчиков получили:

- ♦ метод исключения лишних состояний;
- ♦ метод управляемого сброса.

Первый метод основывается на алгоритме синтеза цифрового устройства. При таком подходе составляется граф и таблица переходов, производится выбор используемых триггеров. Затем составляется таблица истинности и минимизируется комбинационная схема. Полученное последовательностное устройство с памятью обладает схемой с однозначно определенными видами связи между отдельными элементами. Составление такой схемы целесообразно при проектировании устройств, выпускаемых большими партиями. Иначе первый подход экономически нецелесообразен.

Гораздо чаще на практике применяют метод управляемого сброса. Для

реализации данного алгоритма пригоден любой двоичный счетчик, имеющий входы сброса и начальной установки.

Идея метода состоит в принудительном формировании сигнала сброса триггеров разрядных схем двоичного счетчика при появлении на его выходе кода, совпадающим с требуемым модулем счета M . Рассмотрим схему на рис. 103

Четырехразрядный двоичный счетчик имеет дополнительно четырехходовый элемент 4И-НЕ, на входы которого подаются сигналы с выходов триггера $Q_4\bar{Q}_3Q_2\bar{Q}_1$. При появлении на синхронизирующем входе C одиннадцатого по счету импульса триггеры счетчика устанавливаются в состояние 1010

$$Q_4 = 1 \quad Q_3 = 0 \quad Q_2 = 1 \quad Q_1 = 0,$$

что соответствует $Q_4\bar{Q}_3Q_2\bar{Q}_1 = 1111$.




Рис. 103.

Тогда элемент 4И-НЕ через время, равное задержке распространения сигнала формирует на своем выходе нулевой сигнал сброса, который, поступая на асинхронные входы $\bar{R}$ всех триггеров, принудительно устанавливает их в нулевое состояние. Далее начинается новый цикл счета.

Временные диаграммы, иллюстрирующие работу десятичного счетчика, представлены на рис. 104.




Рис. 104.

В методе управляемого сброса на короткое время, обусловленное задержкой $t_{\text{зад}}$ в элементах тракта 4И-НЕ и срабатыванием триггеров по входу обнуления $\bar{R}$, в счетчике устанавливается лишнее выходное состояние 1010 (рис. 104). Если такое явление даже кратковременное является недопустимым, то проектируют счетчик по методу исключения лишних состояний.

Решение задачи управляемого сброса можно упростить. Например, при формировании двоично-десятичного счетчика обратим внимание, что единичные выходы берут с двух разрядов – второго и четвертого. Тогда можно использовать двухвходовый элемент 2И-НЕ, подавая на его входы сигналы Q_4Q_2 , а инверсные выходы с первого и третьего счетчиков $\bar{Q}_3\bar{Q}_1$ не использовать.

Аналогичным способом могут быть построены счетчики на любое другое значение модуля счета. Например, для построения счетчика по модулю 5 необходимо 3 триггера $3 \geq \log_2 5$. на рис. 105 показан пример счетчика по модулю 5.




Рис. 105.

На входы элемента 3И-НЕ подаются сигналы $Q_3\bar{Q}_2Q_1$ в соответствии с $5_{10} = 101_2$. Далее по приходу пятого импульса на выходе элемента 3И-НЕ формируется нулевой уровень, который обнуляет счетчик, поступая на входы асинхронного сброса $\bar{R}$ всех триггеров.

Следует отметить, что среди других счетчиков с недвоичным кодированием практическое значение имеют счетчики с кодом Грея, счетчики Джонсона, счетчики с кодом «1 из N». Существуют также полиномиальные счётчики на сдвиговых регистрах. Такими счётчиками называют пересчётные схемы, построенные на сдвиговых регистрах при введении в них обратных связей через сумматоры по модулю 2, выходные сигналы которого подаются на вход триггера младшего разряда.

Кольцевой счётчик

В таком счётчике при поступлении тактовых импульсов C единственная 1 перемещается от разряда к разряду. Счетчик выполнен на сдвиговом регистре, у которого сигнал обратной связи подается с прямого выхода триггера последнего разряда на входы первого (рис. 106). Работа счётчика начинается с режима "Предустановка", в котором сигналом $\bar{R} = 0$ первый триггер регистра устанавливается в 1. Затем, при поступлении тактовых импульсов, происходит сдвиг информации от разряда к разряду вправо, что и обеспечивает циркуляцию 1 в регистре. Счетная последовательность такого регистра

приведена в табл. 13, из которой видно, что число рабочих состояний (модуль счета) такого счётчика равно числу его разрядов.




Рис. 106.

Таблица 13

Тактовый импульс	Q0	Q1	Q2	Q3	...	Qn-2	Qn-1
0	1	0	0	0	...	0	0
1	0	1	0	0	...	0	0
2	0	0	1	0	...	0	0
3	0	0	0	1	...	0	0
.	.	.	.	.	.	.	.
.	.	.	.	.	.	.	.
.	.	.	.	.	.	.	.
n-2	0	0	0	0	...	1	0
n-1	0	0	0	0	...	0	1

Достоинством рассмотренного счётчика является простота его реализации, а недостатком – невозможность осуществления вывода информации в двоичном коде. Кроме того, в n-разрядном счётчике подобного типа из 2n возможных состояний 2n-n не используются и являются запрещенными. Если по какой-либо причине счётчик окажется в одном из этих состояний, то без постороннего вмешательства он не сможет перейти к выработке правильной последовательности.

Запрещенными состояниями счётчика являются такие, при которых в его разрядах число единиц оказывается более одной, либо во всех разрядах имеются нули. Для обнаружения запрещенных состояний счётчик снабжается дополнительной комбинационной схемой. Например, для трехразрядного кольцевого счётчика запрещенные состояния возникнут в случае, если единицы

будут одновременно присутствовать на выходах первого и второго разрядов ($Q_0Q_1=1$), либо первого и третьего ($Q_0Q_2=1$), либо второго и третьего ($Q_1Q_2=1$), либо на выходах всех трех разрядов ($Q_0Q_1Q_2=1$). Следовательно, сигнал обнаружения лишней 1 должен формироваться на основании булевого выражения

$$F_1 = Q_0Q_1 + Q_0Q_2 + Q_1Q_2 + Q_0Q_1Q_2 = Q_0Q_1 + Q_0Q_2 + Q_1Q_2.$$

Для обнаружения нулевого состояния триггеров всех разрядов можно использовать функцию

$$F_0 = \overline{Q_0} \overline{Q_1} \overline{Q_2} = \overline{Q_0 + Q_1 + Q_2}.$$


Сигналы, сформированные на основании этих выражений, могут использоваться не только для обнаружения ошибки в работе счётчика, но и для его предустановки в исходное состояние.

Счётчик Джонсона

Счётчик Джонсона отличается от рассмотренного кольцевого счётчика тем, что в нем сигнал обратной связи на входы триггера младшего разряда сдвигового регистра подается не с прямого, а с инверсного выхода триггера старшего разряда. Благодаря этому если в исходном состоянии триггеры всех разрядов регистра установлены в 0, то при поступлении импульсов синхронизации начнётся их постепенное переключение в 1 (рис. 107,б). После того как все триггеры окажутся в единичном состоянии, начнется их поочередное (начиная с триггера младшего разряда) переключение в 0 и т.д. Следовательно, число рабочих состояний такого счётчика равно удвоенному числу его разрядов. Функционирование десятичного счётчика Джонсона осуществляется в соответствии с рис. 107,а. Смена состояний такого счётчика происходит в соответствии с кодом Либау-Крейга. Для получения двоично-десятичного кода к выходам счётчика необходимо подключить комбинационную схему – преобразователь кодов.

N	Q ₂	Q ₁	Q ₀
1	0	0	1
2	0	1	1
3	1	1	1
4	1	1	0
5	1	0	0
6	0	0	0

а)



б)

Рис. 107.

5.3.Дешифраторы

Дешифраторы относятся к преобразователям кодов. Двоичные дешифраторы преобразуют двоичный код в «1 из N». В кодовой комбинации этого кода только одна позиция занята единицей, а все остальные – нулевые. Например, код «1 из N», содержащий 4 кодовых комбинации, будет представлен следующим образом:

0	0	0	1
0	0	1	0
0	1	0	0
1	0	0	0

Из сказанного видно, что двоичный дешифратор, имеющий n входов, должен иметь 2^n выходов, соответствующих числу разных комбинаций в n -разрядном коде.

В зависимости от входного двоичного кода на выходе дешифратора возбуждается одна и только одна из выходных цепей. Если часть входных наборов не используется, то дешифратор называют неполным, и у него число выходов меньше 2^n .

выходных функций ,дешифратор, как и многие другие ИС, снабжён схемами для выработки парафазных сигналов из однофазных(прямых) ,поступающих на входы ИС. Заметим ,что входная прямая переменная непосредственно в схеме не используется, а вырабатывается повторно как двойная инверсия от входной. Это сделано для того ,чтобы максимально разгрузить линии внешних входов(здесь внешние входы нагружены только на один вход инвертора). Внешние линии входов максимально разгружаются всегда, поскольку они и без того нагружены ёмкостью из-за своей относительно большой длины и конструкции выводов корпуса ИС, что снижает скорость передачи сигнала по линии.

Схема дешифратора 4\16 представлена на рисунке 109.




Рис. 109.

Время установления выходного сигнала дешифратора

$$t_{DC}=2t_{з.инв.}+\max(t_3^{10},t_3^{01}),$$

где $t_{з.инв.}$ - задержка сигнала в инверторе;

t_3^{10}, t_3^{01} —задержки переключений логического элемента.

Видно ,что дешифратор относится к числу быстродействующих узлов.

Как известно, корпуса ИС с большим числом выводов изготавливать очень

сложно, и они дорогие. С этой точки зрения дешифраторы относятся к крайне неудачным схемам, т.к. у них при простой внутренней структуре и малом числе схемных элементов много внешних выводов. Для размещения в обычном недорогом корпусе годится только дешифратор с 4 информационными входами. Более «размерных» дешифраторов в сериях ИС нет.

Одноступенчатые линейные дешифраторы эффективны, когда разрядность входного кода не превышает числа входов схемы И типового логического элемента ИС. Линейный одноступенчатый дешифратор обладает самым высоким быстродействием в сравнении с другими типами дешифраторов.

Реальные микросхемы дешифраторов строятся по несколько более сложной схеме. По сложившейся традиции цифровые микросхемы имеют не менее 14 выводов. Делать микросхемы с неиспользуемыми выводами - недопустимое расточительство. Поэтому разработчики дешифраторов стараются максимально рационально использовать все имеющиеся выводы. В случае разработки микросхем, реализующих простые логические элементы, в каждый корпус помещают несколько элементов (обычно однотипных). В случае дешифраторов похожая картина. На рис. 110. изображено условное обозначение микросхемы K155ИД4 и схема ее внутреннего устройства.




Рис. 110.

Микросхема содержит два дешифратора формата 2/4. У каждого из них кроме основного входа выбора элемента имеется дополнительный вход выбора. Причем, если у одного из встроенных дешифраторов дополнительный вход выбора прямой а основной инверсный, то у другого оба входа выбора инверсные. Для того, что бы активизировать верхний по схеме дешифратор, нужно на оба входа (выв. 14 и 15) одновременно подать сигнал логического нуля. Для активизации нижнего по схеме дешифратора на вход А (выв. 1) нужно подать сигнал логической единицы, а на вывод 2 - сигнал логического нуля.

Такое построение микросхемы позволяет использовать входящие в нее два дешифратора не только независимо друг от друга, но и составлять из них более сложный дешифратор формата 3/8. Схема включения в этом режиме показана на рис. 111.




Рис. 111.

Сигнал, поступающий на вход X2 схемы всегда включает один из дешифраторов и выключает другой. Поэтому при низком уровне сигнала на входе X2 работают выходы Y0 - Y3, а при высоком уровне на X2 работают выходы Y4 - Y7.

Таблица 14.-таблица истинности дешифратора, изображенного на рис. 111.

Таблица 14

Входы				Выходы							
D2	D1	D0	CS	Q7	Q6	Q5	Q4	Q3	Q2	Q1	Q0
0	0	0	0	1	1	1	1	1	1	1	0
0	0	1	0	1	1	1	1	1	1	0	1
0	1	0	0	1	1	1	1	1	0	1	1
0	1	1	0	1	1	1	1	0	1	1	1
1	0	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	0	1	1	1	1	1
1	1	0	0	1	0	1	1	1	1	1	1
1	1	1	0	0	1	1	1	1	1	1	1
x	x	x	1	1	1	1	1	1	1	1	1

В этой таблице знак «X» означает, что на этом входе может присутствовать любое значение (0 или 1). При этом сигнал ни на одном из выходов не изменится.

Мы рассмотрели дешифратор имеющий три входа данных и, соответственно, восемь выходов. Аналогичным образом теоретически можно построить дешифраторы с любым количеством входов. На практике применяются дешифраторы на два, на три и на четыре входа. Дешифраторы форматом большим, чем 4/16 промышленностью не выпускаются. Это связано с тем, что такие дешифраторы должны были бы иметь чересчур большое

количество выводов. Для микросхем малой степени интеграции это экономически не выгодно.

Дешифраторов с более, чем тремя входами данных, выполненных в виде отдельных микросхем, практически не производят, так как они имели бы недопустимо большое количество выводов. Однако наличие входов выбора микросхемы позволяет каскадировать дешифраторы. На рисунке 112 приведена схема дешифратора с пятью входами данных и тридцатью двумя выходами. Дешифратор собран по схеме каскадирования. Для построения такой схемы потребовался один дешифратор на два входа и четыре дешифратора на три входа.




Рис. 112.

Малоразрядность стандартных дешифраторов ставит вопрос о наращивании их разрядности. Из малоразрядных дешифраторов можно построить схему, эквивалентную дешифратору большей разрядности. Для этого входное слово делится на поля. Разрядность поля младших разрядов соответствует числу входов имеющихся дешифраторов. Оставшееся поле старших разрядов служит для получения сигналов разрешения работы одного из дешифраторов декодирующих поле младших разрядов.

В качестве примера на рис 112. приведена схема дешифрации пятиразрядного двоичного кода с помощью дешифраторов "3-8" и "2-4". Для получения нужных 32 выходов составляется столбец из четырех дешифраторов "3-8". Дешифратор "2-4" принимает два старших разряда входного кода. Возбужденный единичный выход этого дешифратора отпирает один из дешифраторов столбца по его входу разрешения. Выбранный дешифратор столбца расшифровывает три младших разряда входного слова.

Каждому входному слову соответствует возбуждение только одного выхода. Например, при дешифрации слова $x_4x_3x_2x_1x_0 = 110012 = 2510$ на входе дешифратора первого яруса имеется код 11, возбуждающий его выход номер три (показано крестиком), что разрешает работу DC4. На входе DC4 действует код 001, поэтому единица появится на его первом выходе, т.е. на 25 выходе схемы в целом, что и требуется.

Общее разрешение или запрещение работы схемы осуществляется на входе EN дешифратора первого яруса.

Дешифраторы имеются в составе многих серий логических микросхем. Например, в составе ТТЛ серий: 155, 555, 1533, 531. Или в составе КМОП серий, таких как: 176, 561, 564, 1561. По стандартам в названиях микросхем дешифраторов присутствует буквосочетание "ИД". Например K155ИД1, K155ИД3, K155ИД4, K555ИД6 и другие. Некоторые дешифраторы предназначены для управления исполнительными или индикаторными устройствами. Практически все дешифраторы допускают подключение к своим выходам светодиодов через соответствующие токоограничивающие резисторы

сопротивлением 270 - 300 Ом. А такой дешифратор, как K155ИД1 имеет выходы, рассчитанные на управление цифровым газоразрядным индикатором с напряжением питания до 300 вольт. В этом устаревшем индикаторе для индикации каждой цифры имеется отдельный электрод.

Дешифраторы широко применяются в микропроцессорной технике. И главное их применение – это обеспечение возможности подключения нескольких регистров или ячеек памяти к одной шине данных.

5.4.Шифраторы

Шифратор – операционный узел ЭВМ комбинационного матричного типа, выполняющий функцию, обратную декодированию. Шифратор обладает $N = 2^n$ входами и n выходами. При подаче логической “1” на один из его входов на выходе появляется двоичный код номера возбужденного входа. Другими словами, шифратор преобразует $N = 2^n$ -разрядный унитарный код в n -разрядный позиционный код.

Следовательно, только один из входов шифратора может быть активизирован. Однако существуют и так называемые приоритетные шифраторы, у которых возможна активизация сразу нескольких входов.

На рисунке 113. представлено условно-графическое обозначение шифратора 16 на 4.




Рис. 113.

Рассмотрим схему шифратора 16 на 4, составив функции для каждого выхода схемы в отдельности (табл. 15).

Таблица 15

Выходы	Входы
--------	-------

	X0	X1	X2	X3	X4	X5	X6	X7	X8	X9	X10	X11	X12	X13	X14	X15
Y0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Y1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
Y2	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
Y3	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1

Из таблицы следует, например:

$$Y0 = x1 + x3 + x5 + x7 + x9 + x11 + x13 + x15$$

Рассуждая аналогично, можно получить функции для выходов А, В и С.

Схема шифратора, соответствующая полученным функциям, дана на рис. 114.




Рис. 114.

Приоритетные шифраторы выполняют более сложную операцию. При работе ЭВМ и в других устройствах часто решается задача определения приоритетного претендента на пользование каким-либо ресурсом. Несколько конкурентов выставляют свои запросы на обслуживание, которые не могут

быть удовлетворены одновременно. Нужно выбрать того, кому предоставляется право первоочередного обслуживания. Простейший вариант решения указанной задачи — присвоение каждому источнику запросов фиксированного приоритета. Например, группа из восьми запросов R7...R0 (R от английского Request) формируется так, что высший приоритет имеет источник номер семь, а далее приоритет уменьшается от номера к номеру. Самый младший приоритет у нулевого источника— он будет обслуживаться только при отсутствии всех других запросов. Если имеются одновременно несколько запросов, обслуживается запрос с наибольшим номером. Приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса.


Легко видеть, что при наличии всего одного возбуждённого входа приоритетный шифратор работает так же, как и двоичный. Поэтому в сериях элементов двоичный шифратор как элемент может отсутствовать. Режим его работы- частный случай работы приоритетного шифратора.

Шифраторы применяются в контроллерах прерываний работы микропроцессора внешними устройствами, в параллельном преобразователе напряжения в код и для кодирования номера клавиши.

5.5.Демультимплексоры

Демультимплексор – операционный узел ЭВМ комбинационного матричного типа, выполняющий функцию распределения информации, находящейся на его входе, по своим выходам. Другими словами, демультимплексор передаёт значение информации со своего единственного входа на один из выходов. Возбуждаемый (активизируемый) выход определяется кодом, подаваемый на адресные входы демультимплексора.

Условно-графическое изображение демультимплексора представлено на рисунке 115


$$\begin{aligned} Y_0 &= \bar{x}_0 \bar{x}_1 \bar{x}_2 \dots \bar{x}_{n-2} \bar{x}_{n-1} W , \\ Y_1 &= \bar{x}_0 \bar{x}_1 \bar{x}_2 \dots \bar{x}_{n-2} x_{n-1} W , \\ Y_2 &= \bar{x}_0 \bar{x}_1 \bar{x}_2 \dots x_{n-2} \bar{x}_{n-1} W , \\ &\vdots \\ Y_{2^{n-2}} &= x_0 x_1 x_2 \dots x_{n-2} \bar{x}_{n-1} W , \\ Y_{2^n - 1} &= x_0 x_1 x_2 \dots x_{n-2} x_{n-1} W . \end{aligned}$$
$$\mathbf{m}_i = \mathbf{m}_i' \mathbf{W}$$

Примечание: ввиду схожести функций дешифратора и демультиплексора промышленностью, как правило, выпускаются стробируемые дешифраторы,

которые в зависимости от использования стробирующего входа могут использоваться как дешифраторы или как демультиплексоры.




Рис. 116.

Демультиплексоры применяются для преобразования информации из последовательной формы в параллельную.

5.6.Мультиплексоры

Мультиплексор- операционный узел, осуществляющий операцию передачи сигнала с любого информационного входа на один выход. Мультиплексор осуществляет функцию обратную демультиплексору. При помощи n адресных входов $a_{n-1} \dots a_0$ в мультиплексоре можно выбирать один из $n=2^k$ информационных сигналов $x_{n-1} \dots x_0$. С выходом соединяется тот вход ,индекс i которого равен десятичному значению двоичного числа, определяемого адресными переменными.

Рассмотрим принцип работы мультиплексора на примере мультиплексора «4 в 1» с инверсным выходом Y и входом разрешения E , адресными входами A_0 и A_1 ,информационными входами x_0, x_1, x_2, x_3 .

Логическая структура мультиплексора изображена на рисунке. 117.




Рис. 117.

Исходя из логической структуры мультиплексора составим для него таблицу истинности(табл. 16).

Таблица 16

E	A1	A0	x3	x2	x1	x0	Y
1	X	X	X	X	X	X	1
0	0	0	X	X	X	0	1
0	0	0	X	X	X	1	0
0	0	1	X	X	0	X	1
0	0	1	X	X	1	X	0
0	1	0	X	0	X	X	1
0	1	0	X	1	X	X	0
0	1	1	0	X	X	X	1
0	1	1	1	X	X	X	0

На рисунке 118. представлено условно-графическое обозначение мультиплексора 4/1.




Рис. 118.

Исходя из таблицы истинности получим соотношение ,описывающее работу мультиплексора.

$$Y = x_0 \bar{a}_{n-1} \bar{a}_{n-2} \dots \bar{a}_1 \bar{a}_0 \vee x_1 \bar{a}_{n-1} \bar{a}_{n-2} \dots \bar{a}_1 a_0 \vee \dots x_{2^n-1} a_{n-1} a_{n-2} \dots a_1 a_0$$

Выражение можно записать следующим образом:

$$Y = x_0 y_0 \vee x_1 y_1 \vee \dots x_{2^n-1} y_{2^n-1} ,$$

где $y_0 = \bar{a}_{n-1} \bar{a}_{n-2} \dots \bar{a}_1 \bar{a}_0$, $y_1 = \bar{a}_{n-1} \bar{a}_{n-2} \dots \bar{a}_1 a_0$, $y_{2^n-1} = a_{n-1} a_{n-2} \dots a_1 a_0$ -

выходы n-разрядного двоичного дешифратора.

Значит логическую структуру мультиплексора, изображенную на рис. 117, можно представить так(рис. 119)




Рис. 119.

При необходимости увеличения числа входов мультиплексора можно применить каскадное соединение. На рисунке 120.

Приведен пример построения мультиплексора 16/1 из мультиплексора

4/1. Мультиплексор 16/1 имеет 4 адресных входа A0,A1,A2,A3.




Рис. 120.

Мультиплексоры применяют для преобразования параллельных цифровых кодов в последовательные с целью экономии числа контактов и линий связи на выходах блоков памяти при считывании выбранной информации по одной разрядной шине в многоразрядных сдвигателях информации и др. С помощью мультиплексора можно реализовать любые логические функции адресных сигналов, подавая на информационные входы постоянные сигналы, соответствующие требуемым значениям логической функции. Например, многие выводы у микропроцессоров "мультиплексированы", т.е. к одному выходу подключается несколько внутренних источников различных сигналов.

5.7.Компараторы

Компараторы (устройства сравнения) определяют отношения между двумя словами. Основными отношениями, через которые можно выразить остальные, можно считать два — "равно" и "больше".

Определим функции, вырабатываемые компараторами, следующим образом: они принимают единичное значение (истинны), если соблюдается условие, указанное в индексе обозначения функции. Например, функция

$FA=B = 1$, если $A=B$ и принимает нулевое значение при $A \neq B$.

Приняв в качестве основных отношения "равно" и "больше", для остальных можно записать:

$$FA \neq B = FA = B; FA < B = FB > A; FA \geq B = FB > A; FA \leq B = FA > B;$$

Эти отношения используются как логические условия в микропрограммах, в устройствах контроля и диагностики ЭВМ и т. д.

В сериях цифровых элементов обычно имеются компараторы с тремя выходами: "равно", "больше" и "меньше" (рис. 121) Для краткости записей в индексе выходных функции указывается только слово A.




Рис. 121.

Устройства сравнения на равенство строятся на основе поразрядных операций над одноименными разрядами обоих слов. Слова равны, если равны все одноименные их разряды, т. е. если в обоих нули или единицы. Признак равенства разрядов

$$r_i = a_i b_i \vee \overline{a_i b_i} = \overline{a_i b_i} \vee \overline{a_i b_i} = \overline{a_i b_i} * \overline{a_i b_i} = \overline{a_i b_i}$$

Признак неравенства:

$$\overline{r_i} = a_i \overline{b_i} \vee \overline{a_i} b_i = \overline{a_i b_i} \vee \overline{a_i b_i} = \overline{a_i b_i} * \overline{a_i b_i} = a_i \oplus b_i$$

Признак равенства слов $R = r_{n-1} | r_{n-2} \dots r_0$.

Схема компаратора на равенство в базисе И-НЕ показана на рис. 122.




Рис. 122.




Рис. 123.

Схема без парафазных входов (рис. 123) основана на выражениях для r_i преобразованных следующим образом:

$$r_i = \overline{a_i \bar{b}_i \vee \bar{a}_i b_i} = \overline{a_i(\bar{a}_i \vee \bar{b}_i) \vee b_i(a_i \vee \bar{b}_i)} = \overline{a_i a_i \bar{b}_i \vee b_i a_i \bar{b}_i}$$

Построение компаратора на "больше" для одноразрядных слов (табл. 17) требует реализации функции $FA > B = ab$.

Таблица 17

a	b	$F_{A>B}$
0	0	0
0	1	0
1	0	1
1	1	0

Функцию $FA > B$ для многоразрядных слов проще всего получить на основе рассуждений. Пусть нужно сравнить двухразрядные слова. Если старшие разряды a_1 и b_1 не равны, то результат известен независимо от младших разрядов: при $a_1 = 1$ и $b_1 = 0$ имеем $A > B$, а при $a_1 = 0$ и $b_1 = 1$ имеем $A < B$. Если ли

же $a_1 = b_1$, результат еще неизвестен, и требуется анализ следующего разряда по тому же алгоритму. Поэтому для двухразрядных слов можно записать

$$F_{A>B} = a_1 b_1 \vee r_1 a_0 b_0$$

Подобный же подход справедлив и для слов любой разрядности — к анализу следующего разряда нужно переходить только при равенстве предыдущих. Таким образом, для общего случая n -разрядных слов имеем:

$$F_{A>B} = a_{n-1} \overline{b_{n-1}} \vee r_{n-1} a_{n-2} \overline{b_{n-2}} \vee \dots \vee r_{n-1} r_{n-2} \dots r_0 a_0 \overline{b_0}$$

Правильно рассуждая, мы получили правильный результат. Однако цель минимизации формул при этом не ставилась и на самом деле выражения для F не минимальны. В минимальном варианте признаки равенства r_i , можно заменить более простыми функциями $d_j = a_j \vee b_j$. Однако для построения компаратора с тремя выходами ("равно", "больше" и "меньше") полученный нами вариант остается предпочтительным, поскольку функции r_i , все равно нужны для сравнения на "равно", и для операций сравнения на "больше" они могут быть взяты в готовом виде.

Компараторы для слов большой разрядности получают наращиванием размерности путем использования нескольких ИС компараторов, принцип наращивания соответствует показанному на рисунке. 124.




Рис. 124.

5.8. Сумматоры

Сумматоры выполняют арифметическое (в противоположность логическому) сложение и вычитание чисел. Имеют самостоятельное значение и являются также ядром схем арифметико-логических устройств (АЛУ), реализующих ряд разнообразных операций и являющихся неременной частью всех процессоров.

Аппаратная сложность и быстродействие сумматора являются очень важными параметрами и поэтому разработано множество вариантов

сумматоров, которые имеют разветвленную классификацию. Выделяя главные варианты, остановимся на следующих типах сумматоров:

- ♦ одноразрядный сумматор,
- ♦ сумматор для последовательных операндов;
- ♦ сумматор для параллельных операндов с последовательным переносом;
- ♦ сумматор для параллельных операндов с параллельным переносом;
- ♦ сумматор групповой структуры с цепным переносом;
- ♦ сумматор групповой структуры с параллельным межгрупповым переносом;
- ♦ сумматор с условным переносом;
- ♦ накапливающий сумматор.

Наряду с сумматорами могут быть реализованы вычитатели, однако это почти никогда не делается, поскольку вычитание выполняется через сложение с применением дополнительных либо обратных кодов.

Одноразрядный сумматор.

Одноразрядный сумматор имеет три входа (два слагаемых и перенос из предыдущего разряда) и два выхода (суммы и переноса в следующий разряд). Таблица истинности одноразрядного сумматора имеет следующий вид (табл. 18).

Таблица 18

a_i	b_i	c_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Аналитические выражения функций суммы и переноса (сигнал переноса обозначен через С от английского carry) имеют вид:

$$S_i = \bar{a}_i \bar{b}_i c_{i-1} \vee \bar{a}_i b_i \bar{c}_{i-1} \vee a_i \bar{b}_i \bar{c}_{i-1} \vee a_i b_i c_{i-1},$$

$$C_i = a_i b_i \vee a_i c_{i-1} \vee b_i c_{i-1}.$$

В базисе Шеффера функции S_i и C_i выражаются следующим образом:

$$S_i = \overline{\bar{a}_i \bar{b}_i c_{i-1} \cdot \bar{a}_i b_i \bar{c}_{i-1} \cdot a_i \bar{b}_i \bar{c}_{i-1} \cdot a_i b_i c_{i-1}},$$

$$C_i = \overline{a_i b_i \cdot a_i c_{i-1} \cdot b_i c_{i-1}}.$$

Непосредственное воспроизведение полученных формул на элементах двухступенчатой логики И-ИЛИ-НЕ приводит к применению элемента 2-2-2И-ИЛИ-НЕ для выработки сигнала переноса $\bar{C}_i$ и элемента 3-3-3-ЗИ-ИЛИ-НЕ, для сигнала суммы $\bar{S}_i$. Такое решение используется в некоторых сериях микросхем, но более популярно решение, приводящее к некоторому сокращению аппаратной сложности схемы при сохранении минимальной задержки по цепи переноса. Идея этого решения состоит в использовании полученного уже значения C_i в качестве вспомогательного аргумента при вычислении S_i

Из табл. 18. видно, что во всех строчках, кроме первой и последней, $S_i = \bar{C}_i$. Чтобы сделать формулу справедливой также в первой и последней строчках, нужно убрать единицу в строчке нулевых входных величин и добавить единицу в строчку единичных входных величин, что приводит к соотношению

$$S_i = \bar{C}_i (a_i \vee b_i \vee c_{i-1}) \vee a_i b_i c_{i-1}.$$

Схема сумматора, построенного по этому соотношению, показана на рис. 125




Рис. 125.

Из табл. 18. видно, что и функция переноса обладает свойством самодвойственности: при инвертировании всех аргументов инвертируется и значение функции, т. е.

$$s(\bar{X}) = \bar{s}(X), C(\bar{X}) = \bar{C}(X).$$

Условное обозначение одноразрядного сумматора показано на рис. 125.а. Для варианта с выработкой инвертированных значений суммы и переноса на основании свойства самодвойственности можно пользоваться двумя вариантами обозначений для одной и той же схемы.

Быстродействие одноразрядного сумматора оценивается задержками по шести трактам распространения сигналов: от первого слагаемого до выхода суммы, от первого слагаемого до выхода переноса, от второго слагаемого до тех же выходов и от входа переноса до выхода переноса, от входа переноса до

выхода суммы . Так как тракты от обоих слагаемых обычно одинаковы, остаются четыре задержки, отмеченные надписями t_{as} , t_{cs} , t_{ac} и t_{cc} , на рис. 126.

На рис. 127. показана схема сумматора, сходящая в библиотеку схемных решений семейства СБИС FLEX8000 фирмы Altera.




Рис. 126.




Рис. 127.

Последовательный сумматор

Сумматор для последовательных операндов содержит всего один одноразрядный сумматор, обрабатывающий поочередно разряд за разрядом, начиная с младшего. Сложив младшие разряды, одноразрядный сумматор вырабатывает сумму для младшего разряда результата и перенос, который запоминается на один такт. В следующем такте складываются вновь

поступившие разряды слагаемых a_1 и b_1 с переносом из младшего разряда и т. д. Схема сумматора последовательных операндов (рис. 128.), помимо сумматора, содержит сдвигающие регистры слагаемых и суммы, а также триггер запоминания переноса. Регистры и триггер тактируются синхроимпульсами СИ.




Рис. 128.

На рис. 129. показана временная диаграмма, соответствующая операции сложения двух операндов $101 + 110 = 1011$ или в десятичном выражении $5 + 6 = 11$.




Рис. 129.

Параллельный сумматор с последовательным переносом

Сумматор для параллельных операндов с последовательным переносом строится как цепочка одноразрядных, соединенных последовательно по цепям

переноса. Для схемы с одноразрядными сумматорами, вырабатывающими инверсии суммы и переноса, такая цепочка имеет вид, приведенный на рис. 130. поскольку функции суммы и переноса самодвойственны. Там, где в разряд сумматора должны подаваться инверсные аргументы, в их линиях имеются инверторы, а там, где вырабатывается инверсная сумма, инвертор включен в выходную цепь. Важно, что инверторы не входят в цепь передачи переноса — они при этом не замедляют работу сумматора в целом. Длительность суммирования для этой схемы в наихудшем случае распространения переноса по всей цепочке разрядов составит

$$t_{SM} = t_{ac} + (n-2)t_{cc} + t_{cs},$$

где n — разрядность сумматора.

Как и в других схемах с последовательным распространением сигналов от разряда к разряду, здесь время суммирования практически пропорционально разрядности сумматора.




Рис. 130.

Если одноразрядные сумматоры выполнены по схеме (см. рис. 125.б),то

время суммирования для многоразрядного сумматора составит $t_{SM}=(n+1)t_{ЛР}$,

где $t_{ЛР}$ — задержка элемента И-ИЛИ-НЕ, обозначенная индексом ЛР, поскольку именно эти буквы входят в маркировку элементов данной типа. Если одноразрядные сумматоры выполнены по схеме (см. рис. 127.), то $t_{SM} = n t_{ЛР}$.

Параллельный сумматор с параллельным переносом

Сумматоры для параллельных операндов с параллельным переносом разработаны для получения максимального быстродействия.

Подход к решению этой задачи требует пояснений. Дело в том, что рассматриваемые сумматоры — комбинационные схемы и вырабатываемые ими функции могут быть представлены в нормальных формах, например в ДНФ, что приводит к двухъярусной реализации при наличии парафазных аргументов и к трехъярусной при однофазных аргументах. Таким образом, предельное быстродействие оценивается (2...3) элементарными задержками. Однако реальные схемы таких пределов не достигают, т. к. построение сумматоров многоразрядных слов на основе нормальных форм дало бы неприемлемо громоздкие схемы. Реальные схемы имеют модульную структуру, т. е. состоят из подсхем (разрядных схем), что резко упрощает их, но не даст предельно возможного быстродействия.

Сумматоры с параллельным переносом не имеют последовательного распространения переноса вдоль разрядной сетки. Во всех разрядах результаты вырабатываются одновременно, параллельно во времени. Сигналы переноса для

данного разряда формируются специальными схемами, на входы которых поступают все переменные, необходимые для выработки переноса, т. е. те от которых зависит его наличие или отсутствие. Ясно, что это внешний входной перенос $S_{вх}$ (если он есть) и значения всех разрядов слагаемых младших относительно данного. Одноразрядные сумматоры, имеющиеся в разрядных схемах, здесь упрощены, т. к. от них выход переноса не требуется, достаточно одного выхода суммы (рис. 131). Обозначение CR от слова carry (перенос).




Рис. 131.

Для перехода от идеи построения схемы к ее конкретному виду удобно ввести две вспомогательные функции: генерации и прозрачности.

Функция генерации принимает единичное значение, если перенос на выходе данного разряда появляется независимо от наличия или отсутствия входного переноса. Очевидно, что эта функция $g_i = a_i b_i$.

Функция прозрачности (транзита) принимает единичное значение, если перенос на выходе данного разряда появляется только при наличии входного переноса. Эта функция $h_i = a_i \vee b_i$. Строго говоря $h_i = a_i \bar{b}_i \vee \bar{a}_i b_i$, но т. к. при

$a_i = b_i = 1$, т. е. в ситуации, где между функциями ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ проявляется разница, перенос все равно формируется из-за $g_i = 1$, допустимо заменить функцию прозрачности на дизъюнкцию. Теперь выражение для сигнала переноса можно записать в виде $C_i = g_i \vee h_i C_{i-1}$. На основе полученного выведем функции переноса C для нулевого, первого и второго разрядов с последующим их обобщением.

Перенос на выходе младшего разряда $C_0 = g_0 \vee C_{вх} h_0$, согласно чему он либо генерируется самим разрядом ($g_0 = 1$), либо пропускается через него ($h_0 = 1$ и $C_{вх} = 1$).

Аналогичным образом для переноса C_1 на выходе следующего разряда справедливо соотношение $C_1 = g_1 \vee C_0 h_1$.

Подставив в это соотношение выражение для C_0 , получим

$$C_i = g_i \vee g_0 h_i \vee C_{вх} h_i h_0.$$

Для следующего разряда произведем те же действия

$$C_2 = g_2 \vee C_1 h_2 = g_2 \vee g_1 h_2 \vee g_0 h_2 h_1 \vee C_{\text{вх}} h_2 h_1 h_0.$$

Выведенные формулы имеют ясный физический смысл — перенос на выходе разряда сгенерируется в нем или прилетит от предыдущих разрядов при прозрачности тех, через которые он распространяется. Для произвольного разряда с номером i можно записать

$$C_i = g_i \vee g_{i-1} h_i \vee g_{i-2} h_i h_{i-1} \vee \dots \vee g_0 h_i h_{i-1} \dots h_1 \vee C_{\text{вх}} h_i h_{i-1} \dots h_0$$

Функции переноса имеют нормальную дизъюнктивную форму и могут быть реализованы элементами И-ИЛИ (либо И-ИЛИ-НЕ, для C_i если это свойственно данной схемотехнике). Однако у этих элементов недостаточное число входов по И, требуемое для построения многоразрядного сумматора. Поэтому предпочтительна схема на элементах И-НЕ (у стандартных элементов имеется до восьми входов по И). Перевод полученных выражений в базис И-НЕ дает выражения

$$\begin{aligned} C_0 &= \overline{\overline{g_0} \cdot \overline{C_{\text{вх}} h_0}} = \overline{\overline{a_0 b_0} \cdot \overline{C_{\text{вх}} h_0}}, \\ C_1 &= \overline{\overline{a_1 b_1} \cdot \overline{a_0 b_0 h_1} \cdot \overline{C_{\text{вх}} h_1 h_0}}, \\ C_2 &= \overline{\overline{a_2 b_2} \cdot \overline{a_1 b_1 h_2} \cdot \overline{a_0 b_0 h_2 h_1} \cdot \overline{C_{\text{вх}} h_2 h_1 h_0}}, \end{aligned}$$

Схема сумматора (рис. 132.) соответствует полученным выражениям.

Исходя из схемы, можно видеть, что время суммирования складывается из времени формирования функции прозрачности (одна задержка элемента И-НЕ, которую обозначим $t_{\text{ЛА}}$), времени формирования функции переноса ($2t_{\text{ЛА}}$) и задержки упрощенных одноразрядных сумматоров ($t_{\text{ЛР}}$), что в результате дает $t_{\text{SM}} = (4-5) t_{\text{ЛА}}$.

Длительность суммирования, полученная из рассмотрения логической схемы сумматора, не зависит от его разрядности, что является характерным признаком структур с параллельными переносами вообще, и не только сумматоров. Однако фактически это не совсем так, поскольку с ростом разрядности сумматора увеличивается нагрузка элементов схемы, что увеличивает их задержки.

В частности, коэффициент разветвления элементов, вырабатывающих

функции прозрачности, равен $n^2/4$. т. е. квадратично зависит от разрядности сумматора. Поэтому рост разрядности замедляет процесс суммирования.

Диапазон разрядностей, в которых проявляются достоинства сумматоров и параллельным переносом, невелик. До $n = 3...4$ преимущества имеют более простые схемы сумматоров с последовательным переносом, после $n = 8$ появляются перегруженные элементы и элементы с большим числом входов, что замедляет работу сумматора, требует введения развязывающих элементов с их задержками и т. п.




Рис. 132.

Накапливающий сумматор

Накапливающий сумматор обычно представляет собою сочетание комбинационного сумматора и регистра, работающее по формуле $S := S + A$ согласно которой к содержимому сумматора добавляется очередное слагаемое, и результат замещает старое значение суммы. Структура накапливающего сумматора показана на рис. 133. Очередное прибавление слагаемого тактируется синхрои́мпульсами СИ. Учитывая особенности функционирования накапливающие сумматоры называют иногда аккумуляторами.




Рис. 133.

В сериях элементов имеются одноразрядные сумматоры, в том числе с дополнительной входной логикой, двухразрядные и четырехразрядные. Примером стандартных ИС сумматоров могут служить микросхемы ИМЗ серии К555, содержащие четырехразрядный сумматор с последовательным переносом и блок переноса (рис. 134.), которые непосредственно пригодны для составления из них группового сумматора с цепным переносом.




Рис. 134.

Микросхемы четырехразрядных сумматоров можно также объединять в групповую структуру с межгрупповым параллельным переносом с помощью специальных блоков ускоренного переноса. В некоторых сериях элементов сумматоры отсутствуют. Причиной этого обычно является наличие арифметико-логического устройства, для которого режим суммирования есть один из возможных режимов.

5.9. Преобразователи кода

Преобразователи кодов (ПК) могут быть весовыми и невесовыми. Весовые ПК преобразуют информацию из одной системы счисления в другую. Основное назначение невесовых - преобразование информации для ее дальнейшего отображения. В качестве примера рассмотрим преобразователь двоично-десятичного кода в код для семисегментных светодиодных индикаторов (рис. 135).




Рис. 135.

Такой преобразователь должен иметь четыре входа, т.к. для кодирования

десятичных цифр от 0 до 9 достаточно четырех двоичных, и семь выходов, по одному на каждый сегмент. Таблица истинности преобразователя(табл. 19)она же таблица, в соответствии с которой, например в цифре 0 должны светиться все сегменты за исключением сегмента G. В цифре 1 светятся только два сегмента В и С и т.д. Весовые коэффициенты b_i двоично-десятичных разрядов равны 2^i (8,4,2 и 1). В таблице заполнена только колонка для сегмента А. Нули в ней проставлены для тех цифр, в которых сегмент А не светится.

Таблица 19

Десятичное число	8 x_3	4 x_2	2 x_1	1 x_0	A	B	C	D	E	F	G
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	x	x	x	x	x	x
3	0	0	1	1	1	x	x	x	x	x	x
4	0	1	0	0	0	x	x	x	x	x	x
5	0	1	0	1	1	x	x	x	x	x	x
6	0	1	1	0	1	x	x	x	x	x	x
7	0	1	1	1	1	x	x	x	x	x	x
8	1	0	0	0	1	x	x	x	x	x	x
9	0	0	0	1	1	x	x	x	x	x	x

В общем случае для синтеза этого ПК требуется составить семь уравнений. Найдем одно, для сегмента А, заполнив сначала для него карту Карно(рис. 136). Когда в таблице нулевых клеток значительно меньше и они компактно сгруппированы, полезнее искать алгебраическое выражение инверсной логической функции, т.е. $\overline{Y_a}$. Функция при этом может получиться значительно проще, т.е. содержать меньше переменных и слагаемых. Шесть двоичных наборов начиная с 1010 в таблице не определены из-за отсутствия десятичных цифр больших девятки, поэтому для минимизации выгоднее считать некоторые из них единицами. Из таблицы найдем:

$$\overline{Y_a} = x_2 \cdot \overline{x_1} \cdot \overline{x_0} + \overline{x_3} \cdot \overline{x_2} \cdot \overline{x_1} \cdot x_0.$$

		x_1, x_0				$\bar{y}_a$			
		00	01	11	10	00	01	11	10
x_3, x_2	00	1	0	1	1	0	1	0	0
	01	0	1	1	1	1	0	0	0
	11	d	d	d	d	d	d	d	d
	10	1	1	d	d	0	0	d	d

Рис. 136.

Тогда искомое выражение будет иметь вид:

$$\bar{y}_a = \overline{x_2 \cdot x_1 \cdot x_0} + \overline{x_3 \cdot x_2 \cdot x_1 \cdot x_0}$$




Рис. 137.

Соответствующая ему реализация на элементе И-ИЛИ-НЕ типа 1533ЛР4 будет одной из самых простых (рис. 137). Промышленность выпускает микросхемы преобразователей 514ИД2 с открытым коллектором и 514ИД1 с открытым эмиттером.

6. ЭЛЕМЕНТЫ ИНТЕГРАЛЬНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

6.1. Введение

В состав памяти ЭВМ входит достаточно обширный набор запоминающих устройств, различающихся не только своими функциональными характеристиками, но и принципами организации, используемыми технологиями и другими особенностями.

Запоминающие устройства (ЗУ) предназначены для хранения информации, выраженной двоичными числами. Такая информация заносится (записывается)

в ЗУ и в нужные моменты из него выбирается (считывается).

Запоминающее устройство – один из основных функциональных блоков электронных вычислительных машин; в нем хранятся числа, над которыми должны быть произведены определенные действия, и числа – коды команд, определяющие характер этих действий. Используемые вначале исключительно в ЭВМ, запоминающие устройства широко применяются теперь в автоматике, радиолокации, телевидении, устройствах связи, измерительной технике, бытовых электронных приборах.

Системы памяти современных ЭВМ представляют собой совокупность аппаратных средств, предназначенных для хранения используемой в ЭВМ информации. К этой информации относятся обрабатываемые данные, прикладные программы, системное программное обеспечение и служебная информация различного назначения. К системе памяти можно отнести и программные средства, организующие управление ее работой в целом, а также драйверы различных видов запоминающих устройств.

Память можно рассматривать как одну из важнейших подсистем ЭВМ, во многом определяющую их производительность. Тем не менее в течение всей истории развития вычислительных машин она традиционно считается их “узким местом”.

Ключевым принципом построения памяти ЭВМ является ее иерархическая организация (принцип, сформулированный еще Джоном фон Нейманом), которая предполагает использование в системе памяти компьютера запоминающих устройств (ЗУ) с различными характеристиками. Причем с развитием технологий, появлением новых видов ЗУ и совершенствованием структурной организации ЭВМ количество уровней в иерархии памяти ЭВМ не только не уменьшается, но даже увеличивается.

6.2. Основные характеристики запоминающих устройств

Запоминающие устройства (ЗУ) характеризуются рядом параметров, определяющих возможные области применения различных типов таких устройств. К основным параметрам, по которым производится наиболее общая

оценка ЗУ, относятся их информационная емкость (Е), время обращения (Т) и стоимость (С).

Под информационной емкостью ЗУ понимают количество информации, измеряемое в байтах, килобайтах, мегабайтах или гигабайтах, которое может храниться в запоминающем устройстве. Обычно информационная емкость учитывает только полезный объем хранимой информации, который не включает объем памяти, расходуемый на служебную информацию, контрольные разряды или байты, резервные области (например, интервал между концом дорожки диска и ее началом), дорожки синхросигналов и пр.

Время обращения к ЗУ различных типов определяется по-разному. Оперативные ЗУ обычно реализуются как ЗУ с произвольным доступом. Это означает, что доступ к данным, физически организованным в виде двумерного массива (матрицы элементов памяти), производится с помощью схем дешифрации, выбирающих нужные строку и столбец массива по их номерам (адресам), как показано на рис.1. Поэтому время обращения к ним определяется, в случае отсутствия дополнительных этапов (таких, например, как передача адреса за два такта), временем срабатывания схем дешифрации адреса и собственно временами записи или считывания данных. Емкости оперативных ЗУ этого же периода составляли для небольших ЭВМ порядка 256 Мб – 2 Гб. Процесс обращения (чтения или записи) к жесткому диску включает в себя 3 этапа: перемещение блока головок чтения/записи на нужную дорожку, ожидание подхода требуемого сектора под головки чтения/записи и собственно передача данных, считываемых с диска или записываемых на него. Каждый из этих этапов занимает определенное время, входящее в общее время обращения к диску. Все этапы так или иначе связаны с механическими перемещениями, поэтому их времена сравнительно велики и составляют величины порядка единиц миллисекунд.

Стоимость запоминающих устройств также представляет собой важную характеристику. Именно она является одной из причин иерархической организации памяти ЭВМ. Действительно, хорошо иметь быструю и емкую

память. Нужно, чтобы она была и относительно дешевой. Понятно, что эти параметры противоречивы. Поэтому в ЭВМ и строят иерархию памяти, на вершине которой (ближе всего к процессору) находятся маленькие быстродействующие, но дорогие ЗУ, а внизу – большие, дешевые, но медленные.

Конечно, помимо емкости, времени обращения и стоимости, существуют и другие характеристики памяти такие, как надежность, энергопотребление, габариты, время хранения информации, способность сохранять ее при отключении питания и другие. При определенных условиях эти характеристики могут иметь важное значение. Например, для ноутбуков энергопотребление и габариты играют существенную роль, что при обеспечении требуемых значений этих показателей приводит к более высокой стоимости устройств такого класса. Напротив, для серверов на первый план выдвигается требование надежности сохранения информации.

6.3.Классификация запоминающих устройств


В настоящее время существует большое количество различных типов ЗУ, используемых в ЭВМ. Эти устройства различаются рядом признаков: принципом действия, логической организацией, конструктивной и технологической реализацией, функциональным назначением и т.д. Большое количество существующих типов ЗУ обуславливает различия в структурной и логической организации (систем) памяти ЭВМ. Требуемые характеристики памяти достигаются не только за счет применения ЗУ с соответствующими характеристиками, но в значительной степени за счет особенностей ее структуры и алгоритмов функционирования.

Память ЭВМ почти всегда является "узким местом", ограничивающим производительность компьютера. Поэтому в ее организации используется ряд приемов, улучшающих временные характеристики памяти и, следовательно, повышающих производительность ЭВМ в целом.

Классификация запоминающих устройств и систем памяти позволяет выделить общие и характерные особенности их организации,

систематизировать базовые принципы и методы, положенные в основу их реализации и использования.

Один из возможных вариантов классификации ЗУ представлен на рис. 138. В нем устройства памяти подразделяются по двум основным критериям: по функциональному назначению (роли или месту в иерархии памяти) и принципу организации.



Классификация ЗУ по функциональному назначению

При разделении ЗУ по функциональному назначению иногда рассматривают два класса: внутренние и внешние ЗУ ЭВМ. Такое деление первоначально основывалось на различном конструктивном расположении их в ЭВМ. В настоящее время, например, накопители на жестких магнитных дисках, традиционно относимые к внешним ЗУ, конструктивно располагаются непосредственно в основном блоке компьютера. Поэтому деление на внешние и внутренние ЗУ имеет в ряде случаев относительный, условный характер. Обычно к внутренним ЗУ относят устройства, непосредственно доступные процессору, а к внешним – такие, обмен информацией которых с процессором происходит через внутренние ЗУ.

Верхнее место в иерархии памяти занимают регистровые ЗУ, которые входят в состав процессора и часто рассматриваются не как самостоятельный блок ЗУ, а просто как набор регистров процессора. Такие ЗУ в большинстве случаев реализованы на том же кристалле, что и процессор, и предназначены для хранения небольшого количества информации (до нескольких десятков слов, а в RISC-архитектурах – до сотни), которая обрабатывается в текущий момент времени или часто используется процессором. Это позволяет сократить время выполнения программы за счет использования команд типа регистр-регистр и уменьшить частоту обменов информацией с более медленными ЗУ ЭВМ. Обращение к этим ЗУ производится непосредственно по командам процессора.

Следующую позицию в иерархии занимают буферные ЗУ. Их назначение состоит в сокращении времени передачи информации между процессором и более медленными уровнями памяти компьютера. Буферная память может устанавливаться на различных уровнях, но здесь речь идет именно об указанном ее местоположении. Ранее такие буферные ЗУ в отечественной литературе называли сверхоперативными, сейчас это название практически полностью вытеснил термин "кэш-память" или просто кэш.

Принцип использования буферной памяти во всех случаях сводится к одному и тому же. Буфер представляет собой более быстрое (а значит, и более дорогое), но менее емкое ЗУ, чем то, для ускорения работы которого он предназначен. При этом в буфере размещается только та часть информации из более медленного ЗУ, которая используется в настоящий момент. Если доля h обращений к памяти со стороны процессора, удовлетворяемых непосредственно буфером (кэшем) высока (0,9 и более), то среднее время для всех обращений оказывается близким ко времени обращения к кэшу, а не к более медленному ЗУ.

Размеры кэш-памяти существенно изменяются с развитием технологий. Так, если в первых ЭВМ, где была установлена кэш-память, во второй половине 1960-х годов (большие ЭВМ семейства IBM-360) ее емкость составляла всего от 8 до 16 КБайт, то уже во второй половине 1990-х годов емкость кэша рядовых персональных ЭВМ составляла 512 КБайт. Причем сама кэш-память может состоять из двух (а в серверных системах – даже трех) уровней: первого (L1) и второго (L2), также отличающихся своей емкостью и временем обращения. Конструктивно кэш уровня L1 входит в состав процессора (поэтому его иногда называют внутренним). Кэш уровня L2 либо также входит в микросхему процессора, либо может быть реализован в виде отдельной памяти. Как правило, на параметры быстродействия процессора большее влияние оказывают характеристики кэш-памяти первого уровня.

Время обращения к кэш-памяти, которая обычно работает на частоте процессора, составляет от десятых долей до единиц наносекунд, т.е. не превышает длительности одного цикла процессора.

Обмен информацией между кэш-памятью и более медленными ЗУ для улучшения временных характеристик выполняется блоками, а не байтами или словами. Управляют этим обменом аппаратные средства процессора и операционная система, и вмешательство прикладной программы не требуется. Причем непосредственно командам процессора кэш-память недоступна, т.е. программа не может явно указать чтение или запись в кэш-памяти, которая

является для нее, как иногда говорят, “прозрачной”.

Еще одним (внутренним) уровнем памяти являются служебные ЗУ. Они могут иметь различное назначение.

Одним из примеров таких устройств являются ЗУ микропрограмм, которые иногда называют управляющей памятью. Другим – вспомогательные ЗУ, используемые для управления многоуровневой памятью.

В управляющей памяти, использующейся в ЭВМ с микропрограммным управлением, хранятся микропрограммы выполнения команд процессора, а также различных служебных операций.

Вспомогательные ЗУ для управления памятью (например, теговая память, используемая для управления кэш-памятью, буфер переадресации TLB – translation location buffer) представляют собой различные таблицы, используемые для быстрого поиска информации в разных ступенях памяти, отображения ее свойств, очередности перемещения между ступенями и пр.

Емкости и времена обращения к таким ЗУ зависят от их назначения. Обычно – это небольшие (до нескольких Кбайт), но быстродействующие ЗУ. Специфика назначения предполагает недоступность их командам процессора.

Следующим уровнем иерархии памяти является оперативная память. Оперативное ЗУ (ОЗУ) является основным запоминающим устройством ЭВМ, в котором хранятся выполняемые в настоящий момент процессором программы и обрабатываемые данные, резидентные программы, модули операционной системы и т.п. Название оперативной памяти также несколько изменялось во времени. В некоторых семействах ЭВМ ее называли основной памятью, основной оперативной памятью и пр. В англоязычной литературе также используется термин RAM (random access memory), означающий память с произвольным доступом.

Эта память используется в качестве основного запоминающего устройства ЭВМ для хранения программ, выполняемых или готовых к выполнению в текущий момент времени, и относящихся к ним данных. В оперативной памяти располагаются и компоненты операционной системы, необходимые для ее

нормальной работы. Информация, находящаяся в ОЗУ, непосредственно доступна командам процессора, при условии соблюдения требований защиты.

Оперативная память реализуется на полупроводниках (интегральных схемах), стандартные объемы ее составляют (в начале 2000-х годов) сотни мегабайт – единицы гигабайт, а времена обращения – единицы-десятки наносекунд.

Еще одним уровнем иерархии ЗУ может являться дополнительная память, которую иногда называли расширенной или массовой. Первоначально эта ступень использовалась для наращивания емкости оперативной памяти до величины, соответствующей адресному пространству (например, 24-битного адреса) команд, с помощью подключения более дешевого и емкого, чем ОЗУ, запоминающего устройства.

Это могла быть ферритовая память или даже память на магнитных дисках. Конечно, она была более медленной, а хранимая в ней информация сперва передавалась в оперативную память и только оттуда попадала в процессор. При записи путь был обратный. Затем, в ранних моделях ПЭВМ, дополнительная память также использовалась для наращивания емкости ОЗУ и представляла собой отдельную плату с микросхемами памяти. А еще позже термин дополнительная память (extended или expanded memory) стал обозначать область оперативного ЗУ с адресами выше одного мегабайта. Конечно, этот термин применим только к IBM PC совместимым ПЭВМ.

В состав памяти ЭВМ входят также ЗУ, принадлежащие отдельным функциональным блокам компьютера. Формально эти устройства непосредственно не обслуживают основные потоки данных и команд, проходящие через процессор. Их назначение обычно сводится к буферизации данных, извлекаемых из каких-либо устройств и поступающих в них.

Типичным примером такой памяти является видеопамять графического адаптера, которая используется в качестве буферной памяти для снижения нагрузки на основную память и системную шину процессора.

Другими примерами таких устройств могут служить буферная память

контроллеров жестких дисков, а также память, использовавшаяся в каналах (процессорах) ввода-вывода для организации одновременной работы нескольких внешних устройств.

Емкости и быстродействие этих видов памяти зависят от конкретного функционального назначения обслуживаемых ими устройств. Для видеопамати, например, объем может достигать величин, сравнимых с оперативными ЗУ, а быстродействие – даже превосходить быстродействие последних.

Следующей ступенью памяти, ставшей фактически стандартом для любых ЭВМ, являются жесткие диски. В этих ЗУ хранится практически вся информация, которая используется более или менее активно, начиная от операционной системы и основных прикладных программ и кончая редко используемыми пакетами и справочными данными.

Емкость этой ступени памяти, которая может включать в свой состав до десятков дисков, обеспечивая хранение очень большого количества данных, зависит от области применения ЭВМ. Типовая емкость жесткого диска, составляющая на начало 2000-х годов десятки гигабайт, удваивается примерно каждые полтора года.

Со временем обращения дело обстоит несколько иначе: компоненты этого времени, обусловленные перемещением блока головок чтения-записи уменьшаются сравнительно медленно (примерно вдвое за 10 лет). Компонента, обусловленная временем подвода сектора и зависящая от скорости вращения шпинделя диска, также уменьшается с ростом этой скорости примерно такими же темпами. А скорость передачи данных растет значительно быстрее, что связано с увеличением плотности записи информации на диски.

Все остальные запоминающие устройства можно объединить с точки зрения функционального назначения в одну общую группу, охарактеризовав ее как группу внешних ЗУ. Под словом “внешние” следует подразумевать то, что информация, хранимая в этих ЗУ, в общем случае расположена на носителях, не являющихся частью собственно ЭВМ. Под это определение подпадают гибкие диски, компакт диски, накопители на сменных магнитных и

магнитооптических дисках, твердотельные (флэш) диски и флэш-карты, стримеры, внешние винчестеры и др. Естественно, что параметры этих устройств существенно различны. Функциональное назначение их обычно сводится либо к архивному хранению информации, либо к переносу ее от одного компьютера к другому.

Некоторые сомнения в принадлежности к данной категории могут вызвать сменные диски, устанавливаемые в салазки (rack). Такие диски, действительно, лучше отнести к предыдущей (седьмой) группе.

Классификация ЗУ по принципу организации

Особенности организации ЗУ определяются, в первую очередь, используемыми технологиями, логикой их функционирования, а также некоторыми другими факторами. Эти особенности и соответствующие разновидности ЗУ перечисляются ниже.

По функциональным возможностям ЗУ можно разделять:

- ♦ на простые, допускающие только хранение информации;
- ♦ многофункциональные, которые позволяют не только хранить, но и перерабатывать хранимую информацию без участия процессора, непосредственно в самих ЗУ.

Подход, используемый во второй группе ЗУ, в принципе, позволяет создать производительные системы с параллельной обработкой данных. В частности, похожие подходы используются в различных частях видеотракта компьютера.

По возможности изменения информации различают ЗУ:

- ♦ постоянные (или с однократной записью);
- ♦ односторонние (с перезаписью или перепрограммируемые);
- ♦ двусторонние.

В постоянных ЗУ (ПЗУ) информация заносится либо при изготовлении, либо посредством записи (или, как иначе называют эту процедуру, программирования или прожига), которая может быть выполнена только однократно. В ходе такой записи изменяется сам носитель информации,

например, пережигаются проводники в микросхемах ПЗУ или формируются лунки в отражающем слое CD-ROM.

Односторонними называют ЗУ, которые имеют существенно различные времена записи и считывания информации. Наиболее распространенными типами таких ЗУ являются перепрограммируемые постоянные ЗУ или компакт-диски с перезаписью – CD-RW. Время записи в устройствах этих типов значительно превышает время считывания информации.

К односторонним ЗУ можно отнести и ЗУ на приборах с зарядовой связью (ПЗС), в которых время записи (формирования изображения), вообще говоря, заметно меньше времени считывания (передачи изображения). Двусторонние ЗУ имеют близкие значения времен чтения и записи. Типичными представителями таких ЗУ являются оперативные ЗУ и ЗУ на жестких u1076 дисках.

По способу доступа различают ЗУ:

- ♦ с адресным доступом;
- ♦ с ассоциативным доступом.

При адресном доступе для записи или чтения место расположения информации в ЗУ определяется ее адресом. Логически адрес может иметь различную структуру. Например, в оперативных ЗУ адрес представляет собой двоичный код, одна часть разрядов которого указывают строку матрицы элементов памяти, а другая – столбец этой матрицы. На пересечении заданных строки и столбца находится искомая информация. В ЗУ на магнитных дисках адрес может представлять собой либо комбинацию номеров цилиндра, головки и сектора (так называемая CHS-геометрия), либо логический номер сектора (LBA-адресация). Возможны и иные варианты.

В любом случае, заданный адрес отрабатывается схемами доступа ЗУ (дешифратором, блоком позиционирования головок и т.п.) таким образом, что в операции участвует соответствующая адресу область матрицы элементов памяти, запоминающей среды или носителя информации.

При этом, в зависимости от того, как именно срабатывает механизм

доступа, различают следующие виды адресного доступа:

- ♦ произвольный;
- ♦ прямой (циклический);
- ♦ последовательный.

Термин “память с произвольным доступом” (random access memory – RAM) применяют к ЗУ, в которых выбор места хранения информации производится непосредственным подключением входов и выходов элементов памяти (через буферы, усилители и логические элементы) к входным и выходным шинам ЗУ. Это наиболее быстрый вид адресного доступа, применяемый в оперативных ЗУ и кэш-памяти.

При прямом (циклическом) доступе непосредственной коммутации связей оказывается недостаточно. В таких ЗУ обычно происходит еще и перемещение данных относительно механизма чтения/записи, механизма чтения/записи относительно данных или и то и другое. Физически это может быть как механическое перемещение, например, в жестких дисках, перемещение областей намагниченности, как в ЗУ на магнитных доменах, перенос зарядов и др.

С логической точки зрения такие ЗУ можно сопоставить набору сдвигающих регистров, информация в которых сдвигается циклически и может вводиться в регистр или выводиться из него только в одном из разрядов. Термины “циклический” и “прямой” доступ близки по содержанию, хотя “прямой доступ” – имеет более широкий смысл.

Последовательный доступ характерен для ЗУ, использующих в качестве носителя информации (запоминающей среды) магнитную ленту, например, для стримеров. В таких ЗУ для доступа к блоку данных необходимо переместить носитель так, чтобы участок, на котором располагается требуемый блок данных, оказался под блоком головок чтения/записи.

Кроме того, при всех формах адресного доступа адресуемым элементом может быть не только байт или слово (как в оперативной памяти и кэш-памяти), но целый блок данных. Это обычно связано либо с конструктивными

особенностями ЗУ, либо с большим временем доступа.

При ассоциативном доступе место хранения информации при чтении и записи определяется не адресом, а значением некоторого ключа поиска. Каждое записанное и хранимое в ассоциативной памяти слово имеет поле ключа. Значение этого ключа сравнивается со значением ключа поиска при чтении данных из памяти. В случае совпадения сравниваемых значений информация считывается из памяти.

Ассоциативная память эффективна для решения задач, связанных с поиском данных. Однако ее использование ограничено в силу сравнительно высокой ее сложности.

Действительно, с аппаратной точки зрения сам поиск может быть организован по-разному: последовательно по разрядам ключевых полей или параллельно по всем ключам во всем массиве памяти. Второй способ, конечно, более быстрый, но требует соответствующей организации (ключевой части) памяти, которая должна иметь для этого в ключевой части каждого хранимого слова схемы сравнения. Именно поэтому такая память существенно более дорогая, чем оперативная, и используется в основном для решения задач, требующих быстрого поиска в небольших объемах информации.

Одним из частых применений ассоциативной памяти является быстрое преобразование логических (линейных) адресов данных в физические (т.е. адреса ячеек памяти), выполняемое, например, так называемым буфером трансляции адресов. Другой близкой задачей является определение того, имеется ли требуемая информация в верхних уровнях ЗУ или необходима ее подкачка из более медленных ЗУ.

По организации носителя различают ЗУ:

- ♦ с неподвижным носителем;
- ♦ с подвижным носителем.

В первых из них носитель механически неподвижен в процессе чтения и записи информации, что имеет место, например, в оперативных и кэш ЗУ, твердотельных дисках, ЗУ с переносом зарядов и др. Для ЗУ второй группы

чтение и запись информации сопровождаются механическим перемещением носителя, что обычно имеет место в различных ЗУ с магнитной записью, например в жестких и гибких дисках. Однако, возможны и иные варианты. Например, фирмой IBM разрабатывается ЗУ с механическим перемещением записывающих и считывающих элементов (микроигл) и неподвижным носителем информации (пластиковой пленкой).

По возможности смены носителя ЗУ могут быть:

- ♦ с постоянным носителем;
- ♦ со сменным носителем.

В ЗУ первого вида носитель является частью самого устройства и не может быть извлечен из него в процессе нормального функционирования (оперативные ЗУ, жесткие диски).

В ЗУ второй группы носитель не является собственной частью устройства и может устанавливаться в ЗУ и извлекаться из него в процессе работы (гибкие диски, CD-ROM-дисководы, карты памяти, магнитооптические диски).

По способу подключения к системе ЗУ делятся:

- ♦ на внутренние (стационарные);
- ♦ внешние (съемные).

В первом случае ЗУ, как правило, является обязательным компонентом вычислительной системы, устанавливается в корпусе системы (например, оперативная память) или интегрируется с другими ее компонентами (например, кэш-память).

Во втором случае устройство подключается к системе дополнительно и представляет собой отдельный блок. Подключение (и отключение) таких ЗУ, в зависимости от особенности их реализации, может производиться как при выключенной системе – так называемое “холодное подключение”, так и в работающей системе – “горячее подключение”.

Последний вариант в серверных системах предусматривают и для стационарных ЗУ (жестких дисков).

По количеству блоков, образующих модуль или ступень памяти, можно

различать:

- ♦ одноблочные ЗУ;
- ♦ многоблочные ЗУ.

Такое разделение может представлять интерес в том случае, когда в многоблочное ЗУ входят блоки (или банки памяти), допускающие возможность параллельной работы. В этом случае за счет одновременной работы блоков можно повысить общую производительность модуля (ступени) ЗУ, иначе называемую его пропускной способностью и измеряемую количеством информации, которое модуль может записать или считать в единицу времени.

Но возможность одновременной работы блоков еще не означает, что они именно так и будут работать. Чтобы это произошло, необходимо обращения системы к памяти более или менее равномерно распределять по различным блокам. Достичь этого можно различными способами, например запустить параллельные задачи или процессы, работающие с разными блоками, либо разместить информацию, относящуюся к одному процессу, в разных блоках.

Однако, поскольку параллельные процессы в действительности выполняются параллельно только в многопроцессорных системах (в крайнем случае, в гиперпоточных архитектурах), то часто используют второй путь, прибегая к так называемому чередованию, или расслоению, адресов между блоками. Т.е. последовательные адреса или группы адресов адресного пространства назначают в различные блоки памяти. На этом рисунке показана память, состоящая из двух блоков, но на практике известны системы, допускающие расслоение по шестнадцати блокам.

Ясно, что в случае такого назначения адресов при выполнении какой-либо программы обращения к памяти будут распределяться по блокам достаточно равномерно. А при обмене блоком данных с другой ступенью памяти обращения по последовательным адресам тем более будут попадать в различные блоки памяти.

Классификация ЗУ по характеру и использованию записанной информации




Рис. 139.

По характеру и использованию записанной информации ЗУ делятся на оперативные (ОЗУ) и постоянные (ПЗУ) (Рис. 139). К оперативным ЗУ относятся запоминающие устройства с относительно кратковременным хранением часто сменяющейся информации. В процессе работы информация в них периодически заносится и считывается. Постоянные запоминающие устройства используют для хранения программ, по которым многократно будет работать ЭВМ, стандартных программ (например, для вычисления тригонометрических функций), ряда встречающихся в расчетах констант и т. д. В процессе работы предварительно занесенная в них информация только считывается.

Запоминающее устройство состоит из запоминающего массива и электронного обрاملения.

Запоминающий массив (накопитель) содержит запоминающие элементы (ЗЭ), каждый из которых может принимать состояния логической 1 или логического 0, т. е. хранить один бит информации. (Бит – минимальное количество информации, соответствующее одному из двух равновероятных

событий). В запоминающем элементе хранится один разряд записанного двоичного слова; все n-разрядное слово заносится в запоминающие элементы, составляющие ячейку памяти.

По способу объединения запоминающих элементов в накопителе различают словарную и матричную организацию ОЗУ. При одноразрядной организации в микросхему ОЗУ можно записать один разряд каждого слова, и для записи многоразрядного слова используется столько микросхем, какова разрядность слова. При словарной организации обмен с ОЗУ осуществляется сразу всем словом. По типу запоминающего элемента ОЗУ делятся на статические и динамические.

Статическим ЗЭ является триггер, динамическим – емкость между элементами МОП-транзистора. Заряд этой емкости соответствует одному состоянию ЗЭ, отсутствие заряда – другому состоянию. Так как емкость постоянно разряжается, то динамическая память нуждается и систематической регенерации (восстановлении), осуществляемой с периодом в несколько миллисекунд специальным устройством – контроллером регенерации. В ряде случаев этот недостаток компенсируется большим достижимым объемом памяти в кристалле и значительно меньшим потреблением энергии по сравнению со статическими ОЗУ, но и меньшим быстродействием.

ПЗУ делятся на масочные (МПЗУ), информация в которые раз навсегда заносится на заводе-изготовителе, однократно программируемые пользователем (ППЗУ) и многократно программируемые (репрограммируемые – РПЗУ).


Электронное обрамление содержит, в частности, внутренний дешифратор адреса и усилители записи и считывания. Код адреса (номер запоминающей ячейки), поступающий на входы дешифратора, возбуждает один из его выходов: этим разрешается запись слова в определенные ЗЭ или считывание из них.

6.4.Постоянные запоминающие устройства(ПЗУ)


Элементами ПЗУ могут быть диоды и транзисторы. На рис. 140. а

изображено матричное ПЗУ, состоящее из диодной матрицы и внутреннего дешифратора адреса. Горизонтальные линии матрицы – адресные; вертикальные – разрядные, с них снимаются восьмиразрядные двоичные числа, записанные в ПЗУ. Код адреса возбуждает одну из адресных линий матрицы. Диоды в ней располагают так, чтобы обеспечить соединение адресуемой линии с теми разрядными линиями, на которых нужно получить логические единицы. Если, к примеру, с выхода дешифратора возбуждается адресная линия A1, то логическая 1 проходит с нее через диоды на разрядные линии P1, P5, P6, P7, сообщая им высокий потенциал – на выходе устанавливается двоичное число 11100010. Аналогично, при возбуждении соответствующих адресных линий на выходах устанавливаются три других двоичных числа. Если катоды диодов соединяются с разрядными линиями через плавкие перемычки, то такую матрицу можно программировать, пережигая их импульсами тока.

а)



б)



Разрядные линии

Рис. 140.

На рис. 140,б приведена структура программируемого ПЗУ на многоэмиттерных транзисторах. При возбуждении одного из выходов внутреннего дешифратора отпирается транзистор, к базе которого присоединена адресная линия. Благодаря этому потенциал логической 1 получают те разрядные линии, к которым через плавкие перемычки присоединены эмиттеры этого транзистора. В ПЗУ (рис. 140,б) записаны три четырехразрядных слова (1001, 0011, 1010), каждое устанавливается на разрядных линиях при возбуждении соответствующей адресной линии. При программировании изготовителем или пользователем определенные перемычки расплавляют. В результате нарушаются некоторые связи источника Е с разрядными линиями, что обеспечивает появление логических нулей в соответствующих разрядах считываемого числа.




Рис. 141.

Элементы перепрограммируемых ПЗУ (РППЗУ) выполняются на основе МОП-транзисторов определенных структур. Одни из них допускают запись информации при воздействии импульса напряжения и ее стирание при ультрафиолетовом облучении, а другие – запись и стирание под воздействием только напряжений (разной полярности и величины).

Условное изображение микросхемы ПЗУ приведено на рис. 141. Она содержит 2048 восьмиразрядных ячеек, выбираемых 11-разрядным адресом A0...A10 ($2^{11}=2048$). Слово, записанное в ячейку, появляется на восьми

выходах D0...D7 по сигналу на входе CS – выбор микросхемы. Перепрограммируемые ПЗУ имеют в условном обозначении аббревиатуру RPPROM.

Кроме использования по прямому назначению, ПЗУ находят многочисленные нетрадиционные применения, основанные на том, что в его ячейки могут быть занесены любые предусмотренные задачей слова, за счет чего ПЗУ может выполнять преобразования кодов в самом широком смысле. При этом преобразуемый (входной) код заводится на адресные входы ПЗУ и становится адресом ячейки, в которую пользователем или изготовителем предварительно занесена необходимая по условиям задачи реакция на входной код – преобразованный (выходной) код. По существу, первый из названных кодов является аргументом, а второй – его функцией. Так, на базе ПЗУ могут быть выполнены самые различные устройства, реализующие функциональные зависимости.

Масочные ПЗУ

Масочные ПЗУ строятся на основе диодов, биполярных и МДП-транзисторов.




Рис. 142.

В диодных ПЗУ входы включаются в те пересечения 3пМ, которые соответствуют записи 1, а в местах, где должен быть записан 0, они отсутствуют. Исключение диодов из соответствующих пересечений 3пМ

достигается тем, что на последнем этапе изготовления проводящая металлическая пленка, соединяющая катод диода с разрядной шиной, не изготавливается. Вид диодной ЗпМ показан на рис. 141. Так как диодная матрица представляет собой элемент с гальваническими связями, то выходные сигналы имеют ту же форму и полярность, что и входные. Таким образом, если на ее входы (адресные шины) подаются напряжения постоянных уровней, то и на выходах (разрядных шинах) уровни будут также постоянными, что исключает необходимость применения дополнительных выходных регистров.




Рис. 143.




Рис. 144.

На рис. 143 показана 3пМ, выполненная на биполярных многоэмиттерных транзисторах (МЭТ). При возбуждении одной из адресных шин на базе связанного с ней МЭТ возникает напряжение высокого уровня, в то время как на базах всех остальных транзисторов напряжение равно нулю. Информация логического 0 или логической 3 в любой разрядной шине зависит от того, есть ли связь разрядной шины с соответствующим эмиттером выбранного МЭТ или нет. Коллекторный ток выбранного МЭТ проходит только в те разрядные шины, которые связаны с эмиттерами этого транзистора, создавая положительные напряжения на этих разрядных шинах, в то время как на разрядных шинах, не связанных с его эмиттерами, напряжение равно нулю.

В МПЗУ, изготовленном по МДП-технологии, высокое напряжение выбранной адресной шины поступает на затворы связанных с этой шиной п-канальных МДП-транзисторов 3пМ (рис. 144), индуцируя в них токопроводящие каналы. Если канал МДП-транзистора подключен к разрядной шине, то в ней появляется напряжение высокого уровня, создаваемое током, протекающим от источника питания Еп через связанный с ним резистор.

Если связь канала с разрядной шиной отсутствует, то данная разрядная шина будет иметь нулевой потенциал.

Программируемые ПЗУ

Структура БИС ППЗУ подобна структуре БИС МПЗУ и отличается только видом ЭП. Элементами памяти ППЗУ являются диоды или многоэмиттерные транзисторы (МЭТ).




Рис. 145.

Программирование ППЗУ осуществляется пережиганием перемычек (рис. 145,а,г), либо электрическим пробоем р-п перехода (рис. 145,б) или диодов Шотки (рис. 145,в). В качестве плавких перемычек применяются тонкие пленки из нихрома или поликристаллического кремния. Ток пережигания составляет 50, . 100 мА. При этом плотность тока в перемычке достигает 10^7 А/см², что приводит к ее разрушению. Электрический пробой р-п перехода или диода Шотки осуществляется приложением к паре встречноключенных диодов повышенного напряжения (импульсного), являющегося для одного из них обратным.

Процесс программирования осуществляется с помощью специального устройства - программатора, и заключается в подаче электрических сигналов на соответствующие внешние выводы ППЗУ.




Рис. 146.

Требуемые токи программирования обеспечиваются повышением приложенного к микросхеме ППЗУ напряжения до 12...20 В. Для рассеивания выделяемой при программировании мощности приходится увеличивать размеры ЭП, что приводит к снижению быстродействия из-за увеличения паразитных емкостей и уменьшению коэффициента интеграции Коэффициент интеграции снижается также вследствие создания на кристалле БИС ППЗУ электронных схем формирования токов программирования, которые используются только один раз при программировании и в дальнейшей эксплуатации не требуются. На рис. 146 показаны УГО электрически программируемого (прожигаемого) ПЗУ K155PE3 емкостью 256 бит с организацией 32x8, фрагмент (часть) схемы и временные диаграммы режима программирования.

В выпускаемых заводом микросхемах все перемычки целые. При включении питания $U_{п1} = 5 \text{ В}$ ($U_{п2} = 0 \text{ В}$) при заданном адресе $A_4...A_0$ и $C_8 = 0$ возбуждается один из выходов дешифратора, например первый, и кол-

литорный ток МЭТ1 через нижний эмиттер и резистор R2 втекает в базу транзистора VT2, вводя его в режим насыщения. На открытом коллекторном выходе VT2 образуется напряжение низкого уровня. Следовательно, неразрушенные перемычки соответствуют записи логического 0 во всех ЭП. Режим программирования (запись в нужные ЭП логической 1) осуществляется следующим образом. На адресных входах микросхемы устанавливается требуемый адрес, после чего на шину Un1 подается повышенное напряжение $U_{n1} = 12,5 \text{ В}$ (момент времени t_1 на рис.10.в). Затем на вход выбора кристалла подается сигнал $C8 = 0$ (момент времени t_2) и на внешний резистор $K=390 \text{ Ом}$ напряжение $U_{n2} = 12,5 \text{ В}$ (момент времени t_3). При этом пробивается стабилитрон VD, открывается и входит в режим насыщения транзистор VT1. От источника Un1 через МЭТ и насыщенный транзистор VT1 протекает большой ток, пережигая перемычку. Выход из режима программирования осуществляется в обратной последовательности. В одном цикле допускается программирование только одного разряда.




Рис. 147.

На рис. 147,а показана структурная схема ПЗУ КР556РТ4 емкостью 1024

бит с организацией 256×4 , а на рис.10,6 - его УГО. Микросхема выполнена по ТТЛ-технологии с диодами Шотки. Программирование, осуществляемое потребителем, производится пережиганием нихромовых перемычек импульсами тока один раз за весь срок эксплуатации.

При считывании на входы $A_0...A_7$ подается код адреса считываемого слова и напряжение логического 0 на оба входа CS_1 и CS_2 . Адресные инверторы АИ усиливают и формируют парафазные сигналы адреса $A_0...A_4$, по которым дешифратор БС возбуждает одну из 32-х горизонтальных (адресных) шин запоминающей матрицы, содержащей восемь 4-разрядных слов (32 бита). Для считывания одного из восьми слов, выбранного дешифратором, служат четыре мультиплексора 8-1, управляемые тремя адресными входами $A_5...A_7$. Код считанного слова через считывающие формирователи СФ подается на выходные выводы ППЗУ. Выходы СФ выполнены по схеме с открытым коллектором.

Существенным фактором, влияющим на надежность хранения записанной в ППЗУ информации, являются вероятность неполного разрушения и вероятность восстановления разрушенной перемычки или пробитого диода, осуществленными при программировании. Эти факторы являются следствием несовершенства технологических процессов изготовления БИС ППЗУ, обуславливающих разброс геометрических размеров (толщины и ширины) и, следовательно, омических сопротивлений плавких перемычек. Для некоторых перемычек с большим сопротивлением ток программирования оказывается недостаточным для полного разрушения, и перемычка, окислившись, не разрушается. При увеличенном токе программирования часть его ответвляется в невыбранные перемычки, что может привести к их разрушению, т.е. к ложному программированию.

В результате действия электрохимических процессов, протекающих в не полностью разрушенной перемычке, ток считывания вызывает перенос (миграцию) частиц металла в перемычку и с течением времени ее омическое сопротивление уменьшается, что приводит к восстановлению разрушенной

перемычки.

Отмеченные недостатки отсутствуют у БИС ППЗУ с перемычками из поликристаллического кремния. В таких микросхемах под действием нагрева, вызываемого протеканием тока, процесс перехода поликристаллического кремния из токопроводящего состояния в непроводящее носит необратимый характер.

Микросхемы ППЗУ с плавкими перемычками, выполненные по ТТЛ- или ТТЛШ-технологии, применяются там, где требуется высокое быстродействие. На их основе создается память микропрограмм для микропроцессорных устройств с разрядно-модульной архитектурой (серия K589 и др.), устройств перемножения и функционального преобразования сигналов.

Репрограммируемые ПЗУ

Структура БИС РПЗУ аналогична структуре МПЗУ, но в качестве ЭП используется МДП-структура, механизмом запоминания и хранения информации в которой является процесс накопления заряда. В зависимости от структуры МДП-транзистора различают два основных вида РПЗУ: РПЗУ, стираемые ультрафиолетовым облучением (РПЗУ УФ, ЕРКОМ), и электрически стираемые РПЗУ (РПЗУ УФ, EEPROM). Стирание информации в обоих типах осуществляется электрическим способом.

РПЗУ с ультрафиолетовым стиранием информации

Элементом памяти РПЗУ УФ является МДП-транзистор с плавающим изолированным затвором (ПЗ) с использованием при записи эффекта лавинной инжекции (ЛИПЗ МДП-транзистор) в сочетании с ключевым транзистором либо один запоминающий транзистор с ПЗ и управляющим затвором.




Рис. 148.

Элемент памяти первого типа показан на рис. 148,а. Транзистор VT2-адресный (ключевой), VT1-собственно запоминающий транзистор ЭП. В качестве VT2 используется обычный p-МДП-транзистор. Если на возбуждающей АШ низкий уровень напряжения, что происходит при использовании внутреннего дешифратора РПЗУ с инверсными выходами, то он подключает РШ к транзистору VT1, представляющему собой ЛИПЗ МДП-транзистор с каналом p-типа. Этот транзистор может находиться в одном из двух устойчивых состояний: открытом или закрытом, что соответствует хранению 1 или 0. Структура транзистора VT2 приведена на рис. 148,б. Металлический или кремниевый затвор со всех сторон изолирован диэлектрическим слоем диоксида кремния SiO_2 и не имеет наружного вывода. Из-за отсутствия гальванической связи с другими электродами потенциал его оказывается "плавающим". Если при записи информации между стоком и подложкой приложить напряжение 30...50 В, являющееся обратным для перехода сток-подложка, то в результате лавинного пробоя часть электронов приобретает энергию, достаточную для преодоления энергетического барьера между кристаллом и диэлектриком. Инжектируемые из кристалла электроны

дрейфуют в диэлектрике к ПЗ и накапливаются на нем. Накопленные в ПЗ электроны создают отрицательный заряд, под действием которого в приповерхностном слое n-подложки появляется инверсионный слой p-типа, образующий проводящий канал между областями стока и истока. Через VT1 и VT2 в разрядную шину передается напряжение E_p , т.е. считывается 1. При отсутствии отрицательного заряда на ПЗ канал между стоком и истоком отсутствует и с РШ считывается 0. Поскольку ПЗ окружен изолирующим слоем, заряд сохраняется в течение длительного времени - до 10 лет и более.

Стирание хранимой в РПЗУ информации осуществляется ультрафиолетовым или рентгеновским облучением. При этом за счет ионизации диоксида кремния происходит внутренняя фотоэмиссия электронов ПЗ в подложку (рис. 148,в).

Рассмотренный двухтранзисторный ЭП РПЗУ применялся в первых БИС такого типа ПЗУ. С целью повышения коэффициента интеграции и упрощения схемы ЭП был разработан однотранзисторный ЭП, в котором используется аналогичный принцип записи и стирания информации.




Рис. 149.

Такой ЭП (рис. 149,а) отличается от рассмотренного тем, что у него кроме ПЗ имеется второй затвор, называемый управляющим, или затвором выборки (рис. 149,б). Материалом для обоих затворов служит поликристаллический кремний. При отсутствии отрицательного заряда на ПЗ ЛИПЗ МДП-транзистор имеет малое пороговое напряжение $U_{зипор} = U_{зипор.н}$ (рис. 150). При программировании (записи информации) на затвор подается положительный импульс напряжения амплитудой около 25 В и длительностью в несколько десятков миллисекунд. Это вызывает лавинную инжекцию электронов из подложки через изолирующий диоксид кремния, которые, двигаясь к управляющему затвору, оседают на ПЗ, создавая на нем отрицательный заряд. Отрицательный заряд на ПЗ увеличивает пороговое напряжение транзистора до значения $U_{зипор} = U_{пор.в}$




Рис. 150.

В режиме считывания положительное напряжение не более 5В с возбужденной адресной шины поступает на управляющий затвор. Если на ПЗ нет отрицательного заряда, т. е. он не подвергался программированию, то между областями стока и истока образуется проводящий канал и в РШ передается напряжение E_p , что соответствует логической 1 (рис. 150). Если же транзистор программировался и на его ПЗ имеется отрицательный заряд, канал между стоком и истоком не образуется, и РШ оказывается отключенной от шины E_p , что соответствует хранению этим транзистором логического 0. Стирание

информации осуществляется ультрафиолетовым облучением через прозрачное кварцевое окошко на поверхности микросхемы в течение нескольких десятков минут сразу во всех ЭП. Падающий ультрафиолетовый свет увеличивает энергию электронов ПЗ до такого уровня, при котором они преодолевают барьер между ПЗ и изолирующим слоем SiO_2 и стекают на подложку. В результате ПЗ всех ЭП освобождаются от электронов, т. е. во все ЭП записывается логическая 1.

РПЗУ с электрическим стиранием информации




Рис. 151.

Основными преимуществами электрически стираемых РПЗУ (РПЗУ ЭС) по сравнению РПЗУ УФ являются оперативность смены информации (без изъятия микросхем 1» аппаратуры) и большее число циклов программирования (до $10^3 \dots 10^5$).

Элементом памяти РПЗУ ЭС является МНОП-транзистор, имеющий структуру металл-нитрид-оксид-полупроводник. В отличие от МДП-транзистора у МНОП-транзистора металлический затвор отделен от подложки двумя слоями диэлектрика: диоксидом кремния SiO_2 толщиной 4 ... 5 нм и нитридом кремния Si_3N_4 толщиной 80-100 нм (рис. 151,а).

Информация, записанная в МНОП-транзистор, определяется количеством заряда, накопленного на границе двух слоев диэлектриков. Отрицательный заряд повышает пороговое напряжение $U_{\text{зипор}}$ транзистора, а положительный - понижает.

В режиме стирания затвор транзистора заземляется, а на подложку подается положительный импульс напряжения амплитудой 30...40 В. Большая напряженность возникшего при этом электрического поля между подложкой и затвором приводит к туннельному пробое, дырки туннелируют из подложки и накапливаются на границе диоксида кремния и нитрида кремния, создавая положительный заряд. Уход дырок из приповерхностного слоя подложки вызывает обогащение этой области электронами и, следовательно, уменьшение порогового напряжения до значения $U_{пор.н}$.

В режиме программирования выводы подложки, стока и истока заземляются, а положительный импульс напряжения подается на затвор. Поскольку направление напряженности возникшего при этом электрического поля изменилось на противоположное, то из подложки будут туннелировать не дырки, а электроны, которые, накапливаясь на границе диэлектриков, создадут отрицательный заряд (рис. 151,б). Обогащение приповерхностной области подложки приведет к увеличению порогового напряжения транзистора до значения $U_{пор.в}$.

В режиме считывания на затвор МНОП-транзистора с выбранной АШ подается напряжение $U_{сч}$, находящееся между значениями пороговых напряжений высокого ($U_{пор.в}$) и низкого ($U_{пор.у}$) уровней (см. рис. 150). При этом если на границе диэлектрических пленок был положительный заряд, образованный в режиме стирания, то значение протекающего через транзистор в разрядную шину тока $I_{сч}$ будет существенно больше, чем при хранении на границе диэлектрических пленок отрицательного заряда, образованного в режиме программирования. Таким образом, режим стирания сопровождается записью в ЭП логической единицы, а режим программирования - записью логического нуля.

Элементы статических ОЗУ с произвольной выборкой на транзисторах МДП-типа

6.5. Элементы статических ОЗУ с произвольной выборкой на транзисторах МДП-типа

Полупроводниковые ЗУ с произвольной выборкой (ЗУПВ) в настоящее время чаще всего строятся на базе приборов МДП-типа. ЗУПВ могут быть статического и динамического типа.

Статические полупроводниковые ЗУПВ строятся на МДП-триггерах с непосредственными связями и поэтому обладают: 1) способностью практически неограниченно долго хранить информацию (без регенерации) при включенном питании; 2) относительно высокой помехоустойчивостью, что делает их простыми в эксплуатации; 3) простотой схем электронного обрамления (в результате чего достигается умеренная стоимость всей системы памяти).

В зависимости от принципа построения накопителя статические ЗУПВ строятся со словарной организацией (однокоординатной выборкой) или с матричной организацией (двухкоординатной выборкой).




Рис. 152.

Схема ЗУПВ со словарной организацией и информационной емкостью $2mn$ приведена на рис. 152. Двоичный m разрядный код адреса запоминается на время обращения в регистре адреса RG1, причем возбуждается одна из $2mn$ адресных шин слова АШСЛ с помощью дешифратора DC2. В режиме считывания информация, хранящаяся в n запоминающих элементах ЗЭ выбранного слова появляется на $2n$ парафазных разрядных шинах РШ накопителя, усиливается n усилителями считывания 6 и заносится в регистр RG выходного слова 7. В режиме записи входное слово, временно хранимое в регистре RG4, через n усилителей записи 5 поступает в парафазном коде на разрядные шины РШ накопителя и записывается в n запоминающих элементах выбранного слова. Таким образом, при словарной организации ЗУПВ обращение производится к запоминающим элементам ЗЭ нескольких разрядов одного слова.

Для упрощения схем обрания (усилителей записи и считывания), уменьшения мощности потребления и числа внешних выводов БИС ЗУПВ

широко применяется матричная организация накопителя. При матричной организации уменьшается число информационных входов и выходов по сравнению со словарной организацией при равных информационных емкостях БИС ЗУ. Обычно в БИС таких ЗУ хранится один разряд $2m$ слов, где m — разрядность адреса. Запоминающий элемент при матричной организации накопителя выполняется по схеме с двухкоординатной выборкой.

Рис. 153.

В режиме считывания информации информация, хранящаяся в одном из запоминающих элементов, появляется на общих для всех элементов информационных шинах, усиливается усилителем 6 и запоминается в выходном триггере 7.

храняемая в триггере Т4, через усилитель 5 появляется на информационных шинах всех элементов, но запись информации осуществляется лишь в один запоминающий элемент.

Наиболее распространенной запоминающей ячейкой ЗУПВ статического типа с однокоординатной выборкой на транзисторах МДП-типа является шеститранзисторная ячейка.




Рис. 154.

Транзисторы Т2—Т5 образуют схему с двумя устойчивыми состояниями, причем транзисторы Т3 и Т5, работающие в режиме ключа, представляют собой приборы МДП-типа с индуцированным п-каналом, а транзистор Т2 и Т4 выполняющие роль резисторов, - приборы МДП-типа со встроенным п-каналом. Транзисторы МДП-типа со встроенным п-каналом отличаются от транзисторов МДП-типа с индуцированным п-каналом значениями пороговых напряжений, при которых эти транзисторы начинают проводить ток. Поскольку транзисторы МДП-типа со встроенным п-каналом имеют отрицательное пороговое напряжение, в схеме запоминающего элемента транзисторы Т2 и Т4 имеют постоянную конечную проводимость и играют роль нагрузочных резисторов в цепях стока транзисторов Т3 и Т5, работающих в ключевом режиме.

Из анализа работы ключевых схем на транзисторах МДП-типа ясно, что

ключевая схема с нагрузочным резистором, в качестве которого используется транзистор МДП-типа со встроенным каналом, имеет наибольшее усиление, максимальное быстродействие и обеспечивает наиболее компромиссное решение между мощностью потребления и площадью, занимаемой на кристалле, по сравнению со схемами, в которых в качестве нагрузочного резистора используется транзистор МДП-типа с индуцированным каналом.

В режиме хранения информации на адресной шине слова АШсл — низкий уровень напряжения (рис. 154, б), транзисторы Т1 и Т6, работающие в ключевом режиме, закрыты и тем самым изолируют запоминающий элемент от разрядных шин РШ«1» и РШ«0», при этом обычно напряжения на разрядных шинах близки к нулю (ключи К«1» и К«0» замкнуты). Будем считать, что в режиме хранения «1» транзистор Т3 открыт, а транзистор Т5 закрыт. Если один из ключевых транзисторов, например Т3, запоминающей ячейки открыт, то на его стоке напряжение близко к нулю, соответственно транзистор Т5 закрыт, так как к его затвору приложено напряжение $U_{з5} = U_{с3} \approx 0 < U_{оп}$. Напряжение $U_{с5} = U_{р3} \approx U_{ип} > U_{оп}$, что подтверждает устойчивое открытое состояние транзистора Т3.

В режиме считывания информации суммарные емкости разрядных шин СРШ.«1» и СРШ.«0» предварительно заряжаются схемами обрания до высокого уровня напряжёния (ключи К«1» и К«0» разомкнуты), потенциал $U_{ип}$ через сопротивления $R_{РШ.«1»}$ и $R_{РШ.«0»}$ подаются на разрядные емкости СРШ.«1» и СРШ.«0». С некоторой задержкой на адресной шине слова АШсл возникает положительный потенциал выборки, управляющий затворами транзисторов Т1 и Т6. Один из этих транзисторов, на неуправляющем электроде стоке — истоке) которого в данный момент низкий уровень напряжения, открывается и подключает соответствующее плечо запоминающего элемента к разрядной шине. Поскольку принято, что в исходном состоянии транзистор Т3 открыт и низкий потенциал приложен к истоку транзистора Т1, последний открывается и подключает открытый транзистор Т3 к РШ«1». В цепи $U_{ип} - R_{РШ.«1»} - T1 - T3$ - общая шина

возникает ток $IPШ.^{11}$, разряжающий емкость $CPШ.^{11}$ и одновременно являющийся признаком считанной «1» для разрядного усилителя считывания УСчр. При считывании «0» аналогично работает другое плечо запоминающего элемента: открывается транзистор Т6, в цепи Уип - $RPШ.^{00}$ - Т6 - Т5 - общая шина возникает ток $IPШ.^{00}$, считывания «0».

В режиме записи информации на разрядные шины РШ«1» и РШ«0» с усилителей записи подаются парафазные напряжения (рис. 154б). Например при записи «0» на РШ«0» устанавливается низкий уровень напряжения, а на РШ«1» высокий (ключ К«1» разомкнут, ключ К«0» замкнут). После возбуждения с некоторой задержкой адресной шины слова АШсл транзисторы Т1 и Т6 открываются (затворы последних имеют более положительный потенциал по сравнению с потенциалами стоков либо истоков) и подключают затворы и стоки ключевых транзисторов Т3, Т5 запоминающего элемента к разрядным шинам. В рассматриваемом конкретном случае низкий уровень на РШ«0» разряжает эквивалентную емкость, подключенную к стоку транзистора Т5, до низкого уровня током, протекающим по цепи Уип - Т4 - Т6 - К«0» - общая шина. Транзистор Т3 по этой причине закрывается, что приводит к увеличению напряжения на его стоке и открывает транзистор Т5. Напряжения на электродах транзисторов запоминающего элемента принимают значения, соответствующие условиям хранения «0». Отметим, что в течение интервала времени, пока транзистор Т3 открыт, в РШ«1» возникает ток помехи по цепи Уип - $RPШ.^{11}$ - Т1 - Т3 - общая шина. Ток помехи в шине РШ«1» не воспринимается усилителем считывания, поскольку его работа стробируется по времени. После того как закрывается транзистор Т3, закрывается и транзистор Т1 (потенциалы на всех электродах приблизительно равны), в результате РШ«1» отключается от узла запоминающего элемента. При спаде напряжения на АШСЛ закрывается транзистор Т6; в запоминающем элементе хранится состояние соответствующее «0». При записи «1» происходит аналогичный процесс— но при этом на шину РШ«1» подается низкий уровень напряжения, а на шину РШ «0» высокий уровень напряжения (ключ К«1» закрыт и ключ

К«0» открыт).




Рис. 155.

Основным недостатками рассмотренной шеститранзисторной ячейки статического ЗУ являются:

- ♦ значительное потребление мощности в режиме хранения информации;
- ♦ различная скорость переходных процессов в ячейке при переключении транзисторов из-за разности удельных проводимостей каналов ключевых и нагрузочных транзисторов;
- ♦ необходимость затрат определенного времени для восстановления исходных потенциалов на разрядных шинах при последовательном считывании после записи.

Первые два недостатка могут быть устранены, если использовать шеститранзисторный элемент статического ЗУПВ на транзисторах КМДП-типа (рис. 155). Основой такого элемента является схема с двумя устойчивыми состояниями на транзисторах T2–T5, представляющая собой два перекрестно связанных инвертора на транзисторах КМДП-типа. Поскольку в режимах хранения информации в каждом из инверторов один транзистор открыт, а другой — закрыт по цепи питания потребляется чрезвычайно малый ток (сумма токов утечки р-п-переходов), что обуславливает основное достоинство элемента ЗУ такого типа: практически полное отсутствие мощности потребления в режиме хранения информации (мощность потребления

измеряется нановаттами). Существенное потребление мощности происходит только в режимах переключения и обусловливается перезарядом паразитных емкостей схемы.

n-канальные транзисторы МДП-типа Т1 и Т6, как и в ячейке, схема которой приведена на рис. 17.а, служат для подключения запоминающего элемента к разрядным шинам РШ«1» и РШ«0». Процессы записи, и считывания информации в такой ячейке качественно совпадают с процессами записи и считывания информации в ранее рассмотренной ячейке.

6.6.Элементы динамических ЗУПВ на транзисторах МДП-типа.

Существенного уменьшения мощности потребления БИС ЗУПВ, увеличения информационной емкости одной БИС до десятков мегабит, увеличения быстродействия удастся достигнуть в настоящее время используя динамический принцип хранения информации.





Рис. 156.

В динамических элементах ЗУПВ на транзисторах МДП-типа хранение информации отождествляется с хранением некоторого заряда на запоминающей емкости, включенной параллельно с затвором информационного транзистора. Поскольку сопротивление закрытого транзистора МДП-типа составляет 10^9 — 10^{10} Ом и входное сопротивление изолированного затвора превышает 10^{14} Ом, заряд указанной емкости может сохраняться доли и единицы секунд. Восстановление уменьшающегося с течением времени информационного заряда на запоминающей емкости

осуществляется в результате периодического подключения конденсатора к источнику питания.

а)



б)




Рис. 157.

Известны различные модификации элементов динамических ЗУПВ, отличающиеся в первую очередь количеством образующих их транзисторов (от шести до одного) числом и функциональным назначением общих шин, последовательностью и характеристиками тактовых импульсов и, как следствие, быстродействием, мощностью потребления и площадью, занимаемой на кристалле. Ранняя модификация шеститранзисторного элемента динамического ЗЭ (рис. 156) по принципу работы мало отличается от схемы статического ЗЭ ЗУПВ. В периоды, когда динамический ЗЭ не потребляет мощности от источника напряжения (нагрузочные транзисторы T2 и T4 закрыты), элемент запоминает информацию путем хранения заряда на паразитной емкости C1 или C2. Наличие заряда на C1 или C2 обуславливает однозначное открывание информационного транзистора T3 или T5 в режимах считываний при выборке слова (транзисторы T1 и T6 закрыты). Регенерация информации, заключающаяся в подзарядке ёмкости C1 или C2, осуществляется в относительно короткие промежутки времени путем подачи напряжения $U_{ип}$ через нагрузочный транзистор T4 или T2.

Периодический подзаряд емкости C1 и C2 в процессе регенерации может

осуществляться непосредственно через транзисторы словарной выборки Т1 и Т6, подключающие емкости С1 и С2 к разрядным шинам РШ«1» и РШ«0» (разрядные шины предварительно заряжаются до напряжения $U_{ип}$).

Использование этой идеи легло в основу создания четырехтранзисторного динамического ЗЭ (рис. 157.а), что позволяет сократить площадь ЗЭ на кристалле на 30—50%. Временные диаграммы поясняющие режим регенерации, приведены на рис. 157.б. Если в шеститранзисторном элементе считывание и запись информации могут проводиться независимо от регенерации, то в четырехтранзисторном элементе регенерация может осуществляться лишь, в промежутки времени, когда нет внешнего обращения к ЗЭ.




Рис. 158.

Дальнейшее сокращение площади ЗЭ для построения ЗУПВ информационной емкостью сотен Кбит достигнуто упрощением схемы, уменьшением числа адресных и разрядных шин, внутриэлементных связей в результате использования трехтранзисторных запоминающих элементов.

Известные варианты схем трехтранзисторных ЗЭ приведены на рис. 158, а—г. Во всех этих схемах информация хранится в виде заряда на емкости C, связанной с затвором информационного транзистора. При запоминании «1» напряжение на затворе достаточно для открывания информационного

транзистора при последующем считывании информации. В схеме, например, трехтранзисторного ЗЭ с отдельными адресными и разрядными шинами считывания и записи (рис. 21, а) транзистор Т1, служит для записи информации путем заряда емкости С от потенциала разрядной шины записи РШЗп, а транзистор Т3 — для связи информационного транзистора Т2 с разрядной шиной считывания РШсч.

По и считывании информации на шине РШсч предварительно устанавливается высокий уровень напряжения, после чего импульсом выборки по шинѐ АШсч открывается транзистор Т3. Если в ЗЭ хранится «1» (например, емкость С заряжена, транзистор Т2 открыт), то по цепи РШсч - Т3 - Т2 - общая шина протекает импульсный ток, регистрируемый усилителем считывания как «1». Если в ЗЭ хранится «0» (емкость С разряжена и транзистор Т2 закрыт), то ток в цепи РШсч - Т3 - Т2 - общая шина отсутствует, что воспринимается усилителем считывания как «0».

Отметим, что при считывании информации не происходит ее разрушения, поскольку запоминающая емкость С изолирована от шины РШсч. Однако существование утечек, обусловливаемых в основном током обратносмещенного перехода транзистора Т1, приводит к необходимости периодической регенерации заряда на емкости С. Регенерация хранимой информации осуществляется в результате последовательно проводимых режимов считывания и записи. Временные диаграммы, поясняющие принцип работы трехтранзисторного ЗЭ на транзисторах nМДП-типа, приведены на рис. 158, д.




Рис. 159.

Задача создания динамических БИС ЗУПВ информационной емкостью десятки миллионов бит и более наряду с совершенствованием технологии потребовала дальнейшего упрощения ЗЭ как по числу компонентов, так и по числу общих адресных и разрядных шин. Таким требованиям удовлетворяет однотранзисторный запоминающий элемент (рис. 159, а). Запоминание «1» или «0» в таком элементе отождествляется с наличием или отсутствием заряда на емкости C_{Σ} . Запись информации в ЗЭ происходит при передаче соответствующего потенциала разрядной шины РШ через открытый транзистор T_{Σ} запоминающей ёмкости C_{Σ} . В моменты считывания информации емкость C_{Σ} подключается через открытый транзистор T_{Σ} к разрядной шине РШ, имеющей паразитную емкость $C_{РШ}$ и заряженной до уровня $U_{РШ.0}$. Если, например, в ЗЭ хранилась «1», то напряжение на шине РШ при считывании увеличивается на величину $\Delta U_{РШ}$, которую нетрудно рассчитать из соображений равенства зарядов, передаваемых емкостью C_{Σ} емкости $C_{РШ}$, т.е.:

$$\Delta Q_{\Sigma} = \Delta Q_{РШ}$$

Вводя обозначения $U_{C_{\Sigma}}^1$ - напряжение на конденсаторе C_{Σ} при хранении «1», $U_{РШ.0}$ - напряжение предварительного подзаряда шины РШ, нетрудно видеть, что

$$C_{\Sigma} U_{C_{\Sigma}}^1 - C_{\Sigma} (U_{РШ\langle 0 \rangle} + \Delta U_{РШ\langle 1 \rangle}) = C_{РШ} (U_{РШ\langle 0 \rangle} + \Delta U_{РШ\langle 1 \rangle}) - C_{РШ} U_{РШ\langle 0 \rangle}$$

откуда

$$\Delta U_{РШ\langle 1 \rangle} = (U_{C_{\Sigma}\langle 1 \rangle} - U_{РШ\langle 0 \rangle}) / (1 + C_{РШ} / C_{\Sigma})$$

При считывании «0» происходит уменьшение напряжения на шине РШ на величину

$$\Delta U_{РШ\langle 0 \rangle} = U_{РШ\langle 0 \rangle} / (1 + C_{РШ} / C_{\Sigma})$$

$$\text{При } U_{РШ\langle 0 \rangle} = 0.5 U_{C_{\Sigma}\langle 1 \rangle} \quad \Delta U_{РШ\langle 1 \rangle} = \Delta U_{РШ\langle 0 \rangle} = \Delta U_{РШ} = 0.5 U_{C_{\Sigma}\langle 1 \rangle} (1 + C_{РШ} / C_{\Sigma})$$

Поскольку $U_{C_{\Sigma}\langle 1 \rangle}$ ограничивается напряжением питания, а $C_{РШ}$ обычно много больше C_{Σ} , величина $\Delta U_{РШ}$ оказывается на практике порядка 200—250 мВ. Последнее обстоятельство обуславливает применение в динамических ЗУПВ на однотранзисторных ЗЭ высокочувствительных усилителей считывания.

Отметим, что при считывании информации происходит ее разрушение (рис. 22, б), так как между емкостями U_3 и C_{PII} нет усилительного элемента и $C_3 \ll C_{PII}$ (обычно C_{PII} имеет порядок единиц пикофарад, а C_3 трудно сделать более 0,1 пФ). Поэтому в таких динамических ЗЭ регенерация необходима как для длительного хранения информации, так и после каждого ее считывания.

6.7. Энергонезависимые элементы ОЗУ. Сегнетоэлектрические ЗУПВ

Одним из существенных недостатков у классических полупроводниковых статических или динамических ЗУПВ является то обстоятельство, что при отключении питания информация, хранимая в них, стирается. Энергонезависимость ЗУПВ в ряде случаев достигается подключением к ним резервного батарейного источника питания, служащего источником энергии для ЗУПВ в периоды отключения основного питания.

Другой путь решения проблемы энергонезависимости ЗУПВ - использование в схемах запоминающих элементов конденсаторов, в которых в качестве диэлектрика - служат кристаллические вещества, обладающие способностью сохранять электрическую поляризацию после снятия электрического поля, под действием, которого эта поляризация возникла. При смене направления напряженности электрического поля на противоположное меняется направление электрической поляризации, кристаллического вещества диэлектрика конденсатора. Это явление называется сегнетоэлектрическим эффектом. Конденсатор с таким диэлектриком имеет два устойчивых состояния и два различных пороговых напряжения перехода из одного состояния в другое и наоборот.

Такой конденсатор представляет собой по сути энергонезависимую ячейку памяти. ЗЭ на базе сегнетоэлектрического конденсатора - это возможный и наиболее вероятный конкурент традиционных стираемых и электрически стираемых программируемых постоянных запоминающих устройств. В настоящее время технология сегнетоэлектрических ЗУПВ только начинает создаваться, но уже получены двумя зарубежными фирмами рабочие технологии изготовления энергонезависимых конденсаторов с использованием кристаллического

вещества, обладающего сегнетоэлектрическими свойствами. Эти кристаллические вещества представляют собой тонкую пленку цирконата-титаната-свинца. Пленка сегнетодиэлектрика наносится между двумя проводящими слоями непосредственно на поверхность активного прибора, например МДП прибора, в результате чего получается трехмерная структура, надстроенная вертикально поверх обычной планарной технологии.

Керамика цирконат-титанат свинца (PZT-керамика) обладает хорошими физическими и электрическими свойствами. У нее высокое удельное сопротивление, чрезвычайно высокая диэлектрическая проницаемость, равная 1200. Она термически и химически стойка. Диапазон её рабочих температур от -180 до $+350^{\circ}\text{C}$. И наконец, PZT-керамика отличается высокой радиационной стойкостью.




Рис. 160.




Рис. 161.

В настоящее время в опытных образцах сегнетоэлектрических ЗУПВ проблема усталости сегнетоэлектриков решается путем использования свойств энергонезависимости сегнетоэлектриков только в периоды отключения питания. Число таких ситуаций в течение срока службы прибора много меньше возможного числа циклов перезаряда. В частности, опытные образцы сегнетоэлектрических ЗУПВ используют запоминающие элементы, по своей структуре почти идентичные традиционной шеститранзисторной ячейке статического ЗУПВ, рис. 161. Комплементарные МДП транзисторы T2 - T5 образуют запоминающий триггер, транзисторы T1 и T6 выполняют роль ключей, подсоединяющих плечи запоминающего триггера к разрядным шинам РШ"0" и РШ"1". По словарной шине подается сигнал управления ключами T1 и T6. Отличие от неё лишь в двух сегнетоэлектрических конденсаторах Z1 и Z2, соединенных с плечами триггера ЗЭ через управляющие ключи T7, T8. Эти конденсаторы и представляют собой энергонезависимые элементы памяти. В

рабочем режиме когда напряжение питания $U_{ип}$ поступает на элемент от внешнего источника энергии, указанные конденсаторы отключены от схемы триггера двумя управляемыми ключами Т7, Т8, полезная информация хранится в триггере (Т2-Т5).

Процедуры записи и считывания информации в ЗЭ через разрядные шины с выборкой по словарной шине аналогичны процедурам работы статического 6-транзисторного КМДП ЗЭ рассмотренного ранее.

При аварийном или штатном выключении внешнего питания, прежде чем напряжение $U_{ип}$ упадет ниже нормы, открываются по сигналу управления ключи Т7 и Т8. В результате сегнетоэлектрические конденсаторы подключаются к плечам триггера ЗЭ и поляризуются в соответствии с его предшествующим состоянием. Время, необходимое для поляризации конденсаторов, составляет от 10 до 20 нс, что намного меньше времени разрушения состояния триггера при спаде напряжения питания. При отсутствии питания (полезная информация запоминается в двух сегнетоэлектрических конденсаторах, имеющих противоположную поляризацию. После поляризации конденсаторы сохраняют свое состояние практически неограниченно долго.

Восстановление информации в запоминающем триггере и возврат ЗЭ в активный режим при включении питания происходят следующим образом. Сначала на управляющие затворы ключей Т7 и Т8 подается сигнал подключение сегнетоэлектрических конденсаторов Z1 и Z2 к плечам триггера; при этом ключи Т1 и Т6 закрыты. Конденсаторы создают на плечах триггера разность потенциалов, соответствующую состоянию триггера перед выключением питания. Когда напряжение питания достигает номинального значения, в триггере запоминается достоверная информация, предварительно хранимая на конденсаторах Z1 и Z2.

После этого, по сигналу управления конденсаторы Z1 и Z2 отключаются от триггера ключами Т7 и Т8. Далее возможно обращение к ЗЭ по чтению и записи через разрядные шины РШ«0» и РШ«1» по сигналу адресной выборки.

Применение сегнетоэлектрических ЗУПВ существенно сокращает число

различных типов ЗУ, используемых в специальных приложениях. Например, в вычислительных системах сегнетоэлектрические ЗУПВ могут со временем заменять статические ЗУПВ в кэш-памяти, динамически ЗУПВ - в оперативной памяти, ППЗУ и СППЗУ — в справочных таблицах.

6.8. Заключение

Развитие запоминающих устройств и систем идет как в технологическом, так и в структурном планах.

В настоящее время технологии производства памяти достаточно сложные и проводить исследования и разработки в этом направлении под силу только тем компаниям, которые обладают значительным экономическим потенциалом.

Существующие технологии продолжают совершенствоваться как в ключе улучшения значений основных характеристик запоминающих устройств, так и по пути снижения стоимости их производства. На этих направлениях можно говорить о более или менее достоверных прогнозах на ближайшие годы.

Одновременно ведутся работы и над новыми технологиями. Причем спектр таких технологий достаточно широк — от использования новых материалов до привлечения иных физических принципов. Значительных изменений можно ожидать от нанотехнологий и квантовых систем, хотя сроки их доведения до практического использования едва ли кто возьмется предсказать. Идут работы и в биомолекулярном направлении.

Совершенствование структурной организации памяти, в силу в большей мере вспомогательного характера функции хранения в вычислительных системах, вносит менее заметный вклад в рост показателей, по сравнению с совершенствованием технологий. Если для процессоров и систем за прошедшие пять десятилетий рост характеристик быстродействия был примерно в равной мере обеспечен как технологическими, так и структурными изменениями, то о памяти этого сказать нельзя.).

Основные работы в этой области направлены на улучшение взаимодействия уровней памяти, повышения эффективности каналов и способов доступа к хранимой информации. Возникшее одно время весьма

перспективное направление на совмещение в ЗУ функций хранения и обработки данных по ряду субъективных причин оказалось недостаточно востребованным. В какой-то мере компенсировать это может возрождающийся интерес к нейронным сетям.

Работы в области баз данных пока не выходят в достаточной мере непосредственно на формирование требований к организации аппаратных средств памяти, что, в принципе, могло бы послужить определенным стимулом к развитию структур памяти.

Кроме того, память постепенно перестает использоваться только в информационных технологиях в традиционном смысле. Увеличение объемов ЗУ, уменьшение их габаритов и снижение цен на них приводят к тому, что ЗУ начинают использоваться и в других областях, в частности в бытовой технике, которая представляет собой очень обширную область. Причем огромный спрос и не слишком жесткие требования к параметрам ЗУ иногда даже вызывают опасения, не скажется ли это отрицательно на памяти, производимой для вычислительной техники.

Но, несмотря на значительное смещение акцентов в физико-технологическом направлении, для разработчиков средств вычислительной и информационной техники остается не меньше задач по организации памяти ЭВМ, требующих своего решения.

7. АНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ ИНФОРМАЦИИ НА ОСНОВЕ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ (ОУ)

Операционным усилителем (ОУ) принято называть усилитель постоянного тока с дифференциальным входом и одноканальным выходом, имеющий высокий коэффициент усиления, большое входное и малое выходное сопротивление. Он почти всегда используется с внешней глубокой отрицательной обратной связью. ОУ является основным элементом УПИ ЭВМ, на базе которого строятся функциональные узлы, которые выполняют математические функции (операции): интегрирование, умножение, суммирование, воспроизведение нелинейных зависимостей и т. д. Стабильность технических характеристик,

высокая надежность, низкая стоимость обеспечили универсальность применения ОУ.

Операционный усилитель является одним из самых распространенных элементов в автоматике, вычислительной, измерительной, импульсной технике, в связи и т. д.

Современный ОУ представляет собой микросхему высокой степени интеграции, является прецизионным элементом.

В настоящее время созданы и серийно выпускаются четыре основные группы операционных усилителей:

1. Прецизионные (измерительные), имеющие большой коэффициент усиления, малый уровень шумов, позволявшие строить схемы с погрешностью, не превышавшей десятых долей процента. Эти ОУ используют в ответственных узлах ВТ.

2. ОУ общего применения, имевшие погрешность до 1%, широко применяемые в устройствах автоматики и малоответственных узлах вычислительной техники.

3. Быстродействующие ОУ, работающие с повышенной скоростью нарастания выходного напряжения. Они предназначены для построения широкополосных усилителей и других специальных схем.

4. Микромощные ОУ, основной характеристикой которых является экономичность. Они предназначены, например, для работы в переносной аппаратуре.

Основные характеристики ОУ, влияющие на точность работы функциональных блоков: коэффициент усиления по напряжению, входное и выходное сопротивление и дрейф нуля выходного напряжения, частотные характеристики.

Коэффициент усиления по напряжению K_u . Для усилителя с одним входом K_u – отношение изменения (приращения) выходного напряжения $U(t)$ ОУ к вызвавшему его изменению (приращению) дифференциального входного напряжения $e(t)$, которое является разностью напряжений на инверсном $e_-(t)$ и

неинверсном $e_+(t)$ входах ОУ. Если характеристика усилителя линейна, то можно считать

$$K_y = \frac{U(t)}{e_d(t)}$$

где $e_d(t) = e_+(t) - e_-(t)$,

Интегральные ОУ имеют коэффициент усиления, находящийся в диапазоне 103..105.

Типичная зависимость выходного напряжения $U(t)$ от входного $e(t)$ (амплитудная характеристика) интегрального ОУ показана на рис. 162. На нем поясняется смысл напряжения смещения (есм), представляющее собой собой дифференциальное входное напряжение $e_+(t) - e_-(t)$, при котором входное напряжение усилителя равно нулю. Максимальное по модулю значение есм для ОУ, входные каскады которых выполнены на биполярных транзисторах, чаще всего составляет (1..10)мВ. У тех ОУ, входной каскад которых строится на полевых транзисторах, напряжение смещения обычно на порядок больше: (30..100)мВ.




Рис. 162.

Следует различать статический коэффициент $K_{уст}$ на нулевой частоте и

динамический коэффициент $K_u(p)$ на частотах, отличных от нуля.

Входное сопротивление ОУ ($R_{вх}$). Под входным сопротивлением ОУ гвх с одним входом понимают отношение напряжения, действующего на входе к входному току $гвх = e_{сх}/i_{вх}$ при заземленном втором входе ОУ.

У дифференциального усилителя различают входное сопротивление дифференциальному сигналу ($гвх.диф.$) и входное сопротивление синфазному сигналу ($гвх.сф$). Входное сопротивление дифференциальному сигналу – это отношение изменения напряжения между входами к изменению входного тока

$$r_{вх\,диф} = \frac{e_{вх\,диф}}{\Delta i}$$

где $e_+ = e_{вх\,диф}(t) - e_-(t)$ - разность напряжений на входах ОУ, называемая дифференциальным (разностным) входным каналом ОУ.

Полусумму напряжений $e_{вх\,диф}(t) = (e_+(t) - e_-(t))/2$ называют синфазным входным сигналом. У интегральных ОУ величина $гвх.диф$ находится в пределах 106 Ом, однако в случае установки полевых транзисторов может быть увеличена до 30 Мом.

Входное сопротивление синфазному сигналу определяется в соответствии с выражением

$$r_{вх\,сф} = \frac{e_{вх\,сф}}{\Delta i}$$

где Δi - изменение входного тока, т.е. среднего арифметического значения токов инверсного и неинверсного входов. У интегральных усилителей $гвх.сф$ на один – два порядка превышает $гвх.диф$.

Для идеального ОУ принимают $r_{вх} = \infty$. При этом входной ток равен нулю.

Выходное сопротивление ОУ ($R_{вых}$). Определяется точно так же, как и для любого другого усилителя и составляет величину, находящуюся в диапазоне от нескольких десятков до нескольких сотен Ом.

Входные токи ОУ ($I_{вх}$). Токи во входных цепях усилителя обусловлены базовыми токами смещения входных биполярных транзисторов или токами утечек затворов, если входной каскад построен на полевых транзисторах.

Входные токи биполярных транзисторов имеют значения от 50нА до 5мкА. Полевые транзисторы имеют входные токи не более 1нА.

Дрейф нуля ОУ. Дрейфом нуля ОУ называют самопроизвольное изменение выходного напряжения при отсутствии или постоянном значении входного напряжения.

Основные причины возникновения дрейфа нуля: нестабильность источников питания схемы, изменение метеорологических условий работы, наводки на схему от электростатических и электромагнитных полей, дрейф входных токов, различного рода шумы и т.д.

В интегральных ОУ с дифференциальным входным каскадом причинами возникновения дрейфа нуля ОУ являются дрейф напряжения смещения и дрейф разности входных токов; эти характеристики показывают, как изменяется напряжение или ток при изменении температуры на 1°C. Средний по диапазону температур дрейф напряжения смещения для интегральных ОУ с входными каскадами на биполярных транзисторах составляет обычно (5..20) мкВ/С. В ОУ, входные каскады которых построены на полевых транзисторах, дрейф напряжения смещения лежит в пределах 20..100 мкВ/С.

Дрейф входных токов определяется температурным дрейфом коэффициента передачи базового тока " β ". Температурная зависимость коэффициента " β " обусловлена изменением времени жизни неосновных носителей в базе. В ОУ с полевыми транзисторами входные токи на несколько порядков меньше, однако, их зависимости от температуры значительно сильнее.

Рассмотренные параметры ОУ, например: коэффициент усиления, входное сопротивление, смещение нуля, входные токи, температурный дрейф нуля, влияют на статическую точность блоков, в которых данный ОУ используется.

Динамические свойства ОУ определяются обычно двумя параметрами: частотной полосой и скоростью изменения выходного сигнала.

Частотная полоса ОУ определяется, как правило, частотой единичного усиления f , т.е. частотой, на которой коэффициент усиления ОУ уменьшается

до единицы. Значения f колеблются от 0.5 до 30 МГц.

Максимальная скорость нарастания выходного напряжения ОУ (v) определяется при подаче на его вход импульса напряжения прямоугольной Формы. Для типовых интегральных ОУ максимальная скорость нарастания находится в диапазоне (0.3...50) В/мкс.

Частотная коррекция ОУ осуществляется с помощью подключения конденсаторов и резисторов к соответствующим зажимам ОУ. Назначение частотной коррекции - предотвратить автоколебания выходного сигнала при охвате усилителя цепью отрицательной обратной связи (ООС). Ряд ОУ имеет встроенные цепи частотной коррекции, реализованные на основе МОП-конденсаторов.

7.1. Принцип выполнения математических операций с использованием ОУ

ОУ входят в состав всех операционных блоков машин и обеспечивают выполнение линейных и нелинейных математических операций над переменными, представленными в виде электрических напряжений.

ОУ - это специфичный класс усилителей напряжения постоянного тока с большим коэффициентом усиления, работающих в режиме параллельной ООС по напряжению,

Решающие усилители являются элементами аналоговых вычислительных устройств и представляют собой комплексную схему, состоящую из ОУ и внешних элементов, образующих цепи обратных связей. ОУ представляет собой усилитель постоянного тока (УПТ) с большим коэффициентом усиления K_u .




Рис. 163.

Внешние элементы, образующие цепи обратных связей, состоят из комплексных сопротивлений $Z_1(p)$ и $Z_0(p)$ во входной цепи ООС. Они состояются из резисторов R , конденсаторов C и определяют вид выполняемой усилителем математической операции. Структурная схема усилителя приведена на рис. 163.

Решающий усилитель можно рассматривать как простейшую систему автоматического регулирования, в которой потенциал точки (а) за счет ООС поддерживается на уровне, близком к нулю. Потенциал точки (а), U_a равен:

$$U_a = -\frac{U(p)}{K_y} \approx 0$$

Точка (а) называется потенциально-заземленной точкой усилителя. Выведем уравнение для общей схемы решающего усилителя, выполненного на базе ОУ. Сопротивления, токи и напряжения в схеме рассматриваются как функции оператора $p = \sigma \pm j\omega$.

На рис. 164. введены следующие обозначения:

$Z_1(p)$ - комплексное сопротивление i -й входной цепи в операторной форме;

$Z_0(p)$ - комплексное сопротивление цепи обратной связи в операторной форме;

$U_a(p)$ - напряжение в суммирующей точке усилителя;

$e_0(p)$ - эквивалентное, приведенное ко входу напряжение дрейфа нуля УНТ;

$I_{i1}(p)$ - ток в i -й входной внешней цепи усилителя;

$I_0(p)$ - ток в цепи ОСИ усилителя;

$e_i(p)$ - напряжение на i -м входе усилителя;

$U(p)$ - напряжение на выходе усилителя.

Полагаем, что ток во входном дифференциальном каскаде УПТ отсутствует, входное сопротивление ОУ велико, а выходное - мало, коэффициент усиления УПТ имеет конечное значение.

Величину тока во внешней входной цепи на основании схемы (рис. 164) можно представить в виде

$$I_1(p) = I_0(p) = I_{11}(p) + I_{12}(p) + \dots + I_{1n}(p) = \sum_{i=1}^n I_i(p),$$

где:

$$I_i(p) = \frac{e_i(p) - U_a(p) + e_o(p)}{Z_i(p)}$$




Рис. 164.

В цепи обратной связи ток $I_0(p)$ равен

$$I_0(p) = \frac{U_a(p) - e_o(p) - U(p)}{Z_0(0)}$$

Сделав необходимые подстановки, получим

$$I_1(p) = \sum_{i=1}^n [e_i(p) - U_a(p) + e_o(p)] / Z_i(p)$$

Полагая, что входной ток в дифференциальном каскаде усилителя

отсутствует, запишем

$$I_1(p) = I_0(p)$$

Сделав необходимые подстановки, получим

$$\sum_{i=1}^n (e_i(p) - U_a(p) + e_0(p))/Z_i(p) = U_a(p) - e_0(p) - U(p)/Z_0(p)$$

Преобразуем последнее выражение с учетом величины напряжения

$$U_a(p) = -\frac{U(p)}{K_y}$$

Получим значение выходного напряжения в виде

$$U_{\text{вых}}(p) = -\sum_{i=1}^n \frac{Z_0(p)}{Z_i(p)} e_i(p) \frac{1}{1 + \frac{1}{K_y} + \frac{1}{K_y} \sum_{i=1}^n \frac{Z_0(p)}{Z_i(p)}} - e_0(p) \frac{1 + \sum_{i=1}^n \frac{Z_0(p)}{Z_i(p)}}{1 + \frac{1}{K_y} + \frac{1}{K_y} \sum_{i=1}^n \frac{Z_0(p)}{Z_i(p)}}$$

В случае включения только одной внешней цепи на вход ОУ ($n = 1$) предыдущее выражение можно представить в виде

$$U(p) = Z_0 \frac{(p)}{Z_1(p)} e(p) \frac{1}{1 + \frac{1}{K_y} + \frac{1}{K_y} \frac{Z_0(p)}{Z_1(p)}} - e_0(p) \frac{1 + \frac{Z_0(p)}{Z_1(p)}}{1 + \frac{1}{K_y} + \frac{1}{K_y} \frac{Z_0(p)}{Z_1(p)}}$$

Полученные выражения называют основными уравнениями усилителя (рис. 164).

Рассмотрим некоторые частные случаи.

1. Считаем, что операционный усилитель не имеет дрейфа нуля, т.е. $e_0(p)=0$. В этом случае рассмотренные выше уравнения преобразуются к виду:

$$U(p) = -\sum_{i=1}^n \frac{Z_0(p)}{Z_i(p)} e_i(p) \frac{1}{1 + \frac{1}{K_y} + \frac{1}{K_y} \sum_{i=1}^n \frac{Z_0(p)}{Z_i(p)}}$$

$$U(p) = -\frac{Z_0(p)}{Z_1(p)} e_1(p) \frac{1}{1 + \frac{1}{K_y} + \frac{1}{K_y} \frac{Z_0(p)}{Z_1(p)}}$$

2. Предположим, что $K_y \gg 1$, $e_0(p)=0$, т.е. имеется идеальный

операционный усилитель. Напряжение на выходе идеального усилителя будет определяться выражением

$$U_u = - \sum_{i=1}^n \frac{Z_0(p)}{Z_i(p)} e_i(p)$$

$$U_u = - \frac{Z_0(p)}{Z_1(p)} e_1(p)$$

В зависимости от вида элементов, включенных во входную цепь и цепь обратной связи, операционный усилитель может выполнять разные операции:

- ♦ масштабирование,
- ♦ суммирование,
- ♦ дифференцирование и интегрирование,
- ♦ инвертирование.

Схема на рис. 164 является операционным блоком, выполняющим определенную математическую операцию, вид которой зависит от типа используемых в качестве $Z_0(p)$ и $Z_1(p)$ элементов. Отношение выходного напряжения $U(p)$ к i -му входному напряжению называют коэффициентом передачи операционного блока по i -му входу $K_i(p)$:

$$K_i(p) = \frac{U(p)}{e_i(p)} = - \frac{Z_0(p)}{Z_i(p)}$$

где $Z_0(p)$ и $Z_i(p)$ - элементы внешней цепи ОУ.

В линейных операционных блоках в качестве элементов $Z_0(p)$ и $Z_i(p)$ обычно используют резисторы и конденсаторы. Если совместно с ОУ используют резисторы, т.е. $Z_0(p) = R_0$; $Z_i(p) = R_i$ (рис. 164), то операционный блок называют суммирующим усилителем (сумматором). Он характеризуется следующими соотношениями, которые можно получить из предыдущих уравнений

$$U(t) = - \sum_{i=1}^n \frac{R_0}{R_i} e_i(t) \frac{1}{1 + \frac{1}{K_y} + \frac{1}{k_y} \sum_{i=1}^n \frac{R_0}{R_i}}$$

при

$$U_u(t) = - \sum_{i=1}^n \frac{R_0}{R_i} e_1(t)$$

Усилитель с одним входом называют масштабным, для которого $n=1$ можно определить выходное напряжение в виде

$$U_u(t) = - \frac{R_0}{R_1} e_1(t)$$

Масштабный усилитель предназначен для умножения входной переменной на постоянный коэффициент $-R_0/R_1$. Обычно коэффициент передачи масштабного усилителя K выбирают в пределах: $0.1 \dots 10$. Для масштабного усилителя, имеющего ОУ с конечным значением коэффициента усиления K_u , получим:

$$U(t) = - \frac{R_0}{R_1} e_1(t) \frac{1}{1 + \frac{1}{K_y} + \frac{1}{K_y} \frac{R_0}{R_1}}$$

$$K = - \frac{R_0}{R_1} \frac{1}{1 + \frac{1}{K_y} + \frac{1}{K_y} \frac{R_0}{R_1}}$$

Как видно, масштабный усилитель изменяет не только масштаб, но и знак. Поэтому при $R_1 = R_0$ масштабный усилитель используют как инвертирующий усилитель.

Операционный блок с конденсатором цепи обратной связи $Z_0(p) = 1/pC_0$ и входным резистором $Z_1(p) = R_1$ (рис. 165) имеет коэффициент передачи

$$K(p) = - \frac{1}{p R_1 C_0}$$

и называется интегрирующим идеальным усилителем (интегратором), для которого:

$$U(t) = - \frac{1}{R_1 C_0} \int_0^t e(t) dt$$




Рис. 165.

Этот усилитель представляет собой интегратор с инвертированием сигнала. Многие линейные операции просто совмещаются в одном операционном блоке. Пример такого совмещения - суммирование и интегрирование на одном ОУ. На рис. 166 показана схема интегратора - сумматора.




Рис. 166.

Для данной схемы можно записать

$$U_u(p) = - \sum_{i=1}^n \frac{1}{p C_0 R_i} e_i(p)$$

или, переходя от изображений к оригиналам, получаем

$$U_u(t) = - \sum_{i=1}^n \frac{1}{C_0 R_i} \int_0^t e_i(t) dt + U_u(0)$$

где $U_u(0)$ - напряжение на входе усилителя в момент времени $t=0$, т.е. начальные условия интегрирования. В большинстве случаев ввод начальных условий в интегрирующих усилителях осуществляется путём заряда конденсатора C_0 до требуемого напряжения $U_u(0)$. Операционный блок с $Z_0(p) = R_0$, $Z_1(p) = 1/pC_1$ характеризуется соотношениями

$$K(p) = -p C_1 R_0 \text{ и } U_u(t) = -C_1 R_0 \frac{dI}{Dt}$$

и называется дифференцирующим усилителем.

Операционные усилители обеспечивают также выполнение математических операций:

- ♦ преобразование,
- ♦ перемножение,
- ♦ деление,
- ♦ ограничение,
- ♦ нормирование сигналов.

Сложные функциональные зависимости между входным и выходным напряжением часто воспроизводят с помощью диодных кусочно-линейных функциональных преобразователей. Операционные усилители в таких преобразователях дают возможность практически полностью исключить погрешности, вызываемые неидеальностью характеристик диодов. Для построения функциональных преобразователей применяются звенья. Схема одного из возможных вариантов такого звена показана на рис. 167.

При входном сигнале $e(t) = 0$ на потенциометре R_3 образуется напряжение, которое закрывает диод Д1. При увеличении $e(t)$ до некоторого значения $e(t) = e_{п1}$ напряжение создается больше нуля и диод открывается. После этого напряжение на выходе ОУ $U(e)$ изменяется линейно от входного. Таким образом, воспроизводится нелинейная зависимость, показанная на рис. 168.

Определим значение $e(t) = e_{п1}$. Известно, что при закрытом диоде Д1 токи (рис. 167) можно представить в виде уравнений




Рис. 167.




Рис. 168.

$$I_3 = \frac{U_1}{R_3} = I_1 - I_2$$

$$I_1 = \frac{e(t) - U_1}{R_1}$$

$$I_2 = \frac{U_1 + e_{ом}}{R_2}$$

Совместно решим предыдущие уравнения, получим значение тока I_3 равным

$$I_3 = \frac{e(t)R_2 - e_{ом}R_1}{R_1R_2 + R_1R_3 + R_2R_3}$$

Определим значение напряжения U_2

$$U_2 = I_3 \alpha R_3$$

где $\alpha = r/R_3$

Подставим в полученные выражения значение тока I_3 , получим

$$U_2 = \alpha \frac{R_2 [e(t) R_2 - e_{ом} R_1]}{R_1 R_2 + R_1 R_3 + R_2 R_3}$$

Отсюда следует, что при $e(t) > e_{и}$ напряжение U_2 линейно зависит от входного. Полагаем, что Д1 открывается при $U_2 = 0$. Значение $e(t) = e_{ом}$ определим, приравняв к нулю выражение (1.25). Очевидно, что для обеспечения условия $U_2 = 0$ должен быть равен нулю числитель (1.25)

$$[e(t) R_2 - e_{ом} R_1] 2R_2 = 0$$

откуда, полагая $\alpha R_3 \neq 0$, получим значение

$$e(t) = e_{и} = R_1 \frac{e_{ом}}{R_2}$$

Обычно $e_{ом} = \text{const}$, поэтому изменение входного напряжения, при котором открывается диод, осуществляется изменением отношения сопротивлений R_1/R_2 . Крутизна наклона S определяется как производная по входному напряжению

$$S = \frac{\delta U_2(e)}{\delta e} = \frac{\alpha R_3 R_2}{R_1 R_2 + R_3 (R_1 + R_2)}$$

Увеличение крутизны достигается с помощью ОУ при коэффициенте передачи

$$K_i = R_0/R_u > 0$$

При использовании потенциально заземленных диодов возникают трудности при воспроизведении функций, имеющих участки с нулевой крутизной. В этом случае применяют диодные элементы, работающие по принципу ограничителя. Один из вариантов построения элементов такого типа показан на рис. 169.




Рис. 169.

На один электрод диода подано входное напряжение $e(t)$, а на другой - соответствующий потенциал $e_{ом}$ через усилитель напряжения. В исходном состоянии при $e(t) = 0$ Д1 открыт. С ростом входного напряжения потенциал анода диода увеличивается, а на выходе напряжение изменяется линейно в соответствии с формулой

$$U(e) = -e(t) \frac{R_0}{R_1}$$

При входном напряжении

$$e(t) = e_{hi} = \frac{e_{ом}}{R_1 + R_2} R_1$$

Диод Д1 закрывается и выходное напряжение определяется только $e_{оп}$ (рис. 170):

$$U(e) = -\frac{e_{ом}}{R_1 + R_2} R_0$$

В рассмотренной схеме диод работает на запираение.




Рис. 170.

Типовые нелинейные зависимости часто используются при исследовании систем автоматического управления и воспроизводятся с помощью диодных схем, включенных на входе или в цепь обратной связи ОУ. К типовым нелинейным зависимостям относятся характеристика ограничения, характеристики зоны нечувствительности, люфта, сухого трения и др. Характеристика ограничения воспроизводится включением диодных элементов в цепь обратной связи ОУ (рис. 171). При нулевом входном сигнале диоды Д1 и Д2 закрыты напряжениями, равными падению напряжения на прямом сопротивлении диодов Д3 и Д4




Рис. 171.

При увеличении входного сигнала напряжение на выходе изменяется по линейному закону (рис. 172) в соответствии с уравнением




Рис. 172.

Через диод D_3 протекает разность токов $I = I_1 - I_2$. При $I = 0$ диод D_3 закрывается и напряжение

$$U_{\partial} = \frac{Er_0}{R_n} \frac{R_2}{R_1 + R_2} - \frac{U(e)R_1}{R_1 + R_2}$$

Переключение диода ДЗ в схеме происходит при входном напряжении $e(t) = e_{mi}$. При дальнейшем увеличении $e(t)$ диод Д₁ откроется и параллельно резистору R₀ включается резистор R₂. Коэффициент передачи резко уменьшается и рост выходного сигнала ограничивается. Величина e_{mi} определяется для $U_d = 0$:

$$e_{mi} = \frac{Er_0 R_2}{R_n R_1}$$

Схема для воспроизведения характеристики зоны нечувствительности осуществляется включением диодных элементов на входе ОУ (рис. 173).




Рис. 173.

Работа схемы не требует дополнительных пояснений, поскольку в ее основе заложен принцип воспроизведения нелинейной зависимости, рассмотренной выше (рис. 168).

7.2. Перемножители напряжения

Ряд типовых функциональных зависимостей может быть воспроизведен с помощью перемножителей напряжения. По способу выполнения математической операции перемножители подразделяются на два класса:

1. Перемножители прямого действия.
2. Перемножители косвенного действия.

В устройствах перемножения напряжений первого класса математическая операция выполняется на основе физических процессов, протекающих в электрических цепях; в перемножителях второго класса используются, как правило, различные математические соотношения, результатом которых является перемножение заданных напряжений. Рассмотрим особенности построения схем перемножителей напряжения прямого действия, наиболее часто применяемых в современных аналоговых ЭВМ.

Схемы на основе изменения крутизны характеристики управляемого элемента составляют основу полупроводниковых микроэлектронных устройств перемножения напряжений.

Рассмотрим простейшую схему (рис. 174), выполняющую операцию умножения. Эмиттерные токи транзисторов:

$$I_{\varepsilon 1} = I_{\varepsilon \varepsilon 01} (e^{U_{\varepsilon \varepsilon 1} / \varphi_t} - 1)$$

$$I_{\varepsilon 2} = I_{\varepsilon \varepsilon 02} (e^{U_{\varepsilon \varepsilon 2} / \varphi_t} - 1)$$

где $I_{\varepsilon \varepsilon 0}$ - начальный ток эмиттерного перехода;

$\varphi_t = \frac{kT}{q}$ - температурный потенциал;

q - заряд электрона ($q = 1.6 \cdot 10^{-19}$ Кл);

k - постоянная Больцмана ($k = 1.38 \cdot 10^{-23}$ Дж/К);

T - абсолютная температура;

$\varphi_t = 26$ мВ при $T = 300$ К

Если диапазон изменения $U_{\varepsilon \varepsilon}$ выбрать так, чтобы $e^{U_{\varepsilon \varepsilon} / \varphi_t} \gg 1$, то крутизна эмиттерного тока

$$\frac{dI}{dU_{\varepsilon \varepsilon}} = \frac{1}{\varphi_t} I_{\varepsilon \varepsilon 01} e^{U_{\varepsilon \varepsilon 1} / \varphi_t} \approx \frac{I_{\varepsilon}}{\varphi_t}$$

При $e_1(t) = 0$ и идеальном согласовании параметров транзисторов эмиттерные токи равны, т.е.

$$I_{\varepsilon 1} = I_{\varepsilon 2} = \frac{I_{\varepsilon}}{2}$$

Перейдя от дифференциалов к конечным приращениям, получим

$$\Delta I_{32} \approx I_3 \frac{\Delta U_{632}}{2\varphi_t}$$




Рис. 174.

Выходным параметром дифференциального каскада является разность приращений коллекторных напряжений транзисторов. Полагаем, что

$$\begin{array}{lcl} \Delta I_{k1} \approx \Delta I_{\vartheta 1} & ; & R_4 = R_5 = R_k \\ & & R_1 = R_2 \\ \Delta I_{k2} \approx \Delta I_{\vartheta 2} & ; & R_3 = R_0 \end{array}$$

имеем

$$\Delta U_k = R_k (\Delta I_{k1} - \Delta I_{k2}) \approx \frac{R_k}{2\varphi_t} I_{\vartheta} (\Delta U_{\vartheta \vartheta 1} - \Delta U_{\vartheta \vartheta 2}) = \frac{R_k}{2\varphi_t} I_{\vartheta} e_1(t)$$

Эмиттерный ток I_e задается генератором тока на транзисторе ТЗ и зависит от напряжения $e_2(t)$ (рис. 174). Поэтому

$$I_3 = K_2 e_2(t)$$

и, следовательно,

$$\Delta U_k = \frac{K_z R_k}{2\varphi_t} e_1(t) e_2(t)$$

Это напряжение поступает на ОУ с коэффициентом передачи, равным R_0/R_i , поэтому

$$U(t) = \frac{R_0 K_z R_k}{R_i 2\varphi_t} e_1(t) e_2(t) = K_u e_1(t) e_2(t)$$

где K_u - масштабный коэффициент.

Схема рассмотренного перемножителя отличается простотой, высоким быстродействием. Рассмотрим некоторые из схем деления и умножения, применяемых в гибридных ЭВМ.

7.3. Устройства деления и умножения

Устройства деления и умножения на управляемых сопротивлениях обличаются простотой, высоким быстродействием, но имеют относительно низкую точность и выполняют операцию только в двух квадрантах. В качестве сопротивлений, управляемых напряжением, могут быть использованы Фото- и термо- резисторы, полевые транзисторы, дискретно управляемые сопротивления. В схеме устройства умножения, и деления (рис. 175), использующей фоторезисторы R_i и R'_i , управляющий элемент (светодиод) Д1 включен в цепь отрицательной обратной связи ОУ и изменяет сопротивление фоторезисторов в зависимости от двух напряжений $e_2(t)$ и U_0 .

Поскольку напряжения на инверсном и неинверсном входах равны, то $U'' = 0$ и падение напряжения на фоторезисторе $R'_i = U_0$. Из равенства нулю входного тока ОУ следует, что токи, протекающие через R_i и R_2 равны. Поэтому

$$\frac{U_0}{R'_i} = \frac{e_2(t)}{R_2} \quad \text{и} \quad R'_i = \frac{R_2 U_0}{e_2(t)}$$

под действием обратной связи устанавливается определенное значение сопротивления- фоторезистора R'_i . Одновременно изменяется сопротивление фоторезистора R_i , и если фоторезисторы идентичны, то выходное напряжение на ОУ A_1




Схема может выполнять операции умножения и деления (при переменном значении U_0). Для устойчивости работы схемы необходимо, чтобы напряжения $e_2(t)$ и U_0 имели противоположную полярность. Фоторезисторы можно заменить полевыми транзисторами.

7.4. Устройства умножения и деления косвенного действия

Наиболее часто применяются схемы, использующие логарифмические зависимости. Перемножители-делители строят на основе логарифмических диодов и ОУ.

В качестве примера рассмотрим схему устройства перемножения-деления напряжений, показанную на рис. 176. Перемножители на логарифмических диодах используют зависимость тока I через открытый p-n-переход от напряжения U на этом переходе. Эта зависимость определяется соотношением

$$I = I_s(e^{\mu U} - 1) ,$$

$$\text{где } \mu = \frac{q}{mkT} ;$$

I_s – обратный ток p-n перехода;

m – поправочный коэффициент, который зависит от типа диода и тока,

протекающего через диод (m принимает значения от 1 до 2);

q – заряд электрона;

k – постоянная Больцмана;

T – абсолютная температура.




Рис. 175.

Величина $1/\mu$ при $T = 300\text{K}$ и $m = 1$ равна примерно 26 мВ. При $U \gg 26$ мВ единицей в предыдущем равенстве можно пренебречь. Задавая ток, протекающий через диод, получим напряжение на нем пропорционально логарифму тока

$$U = \frac{1}{\mu} \ln \frac{I}{I_s}$$

В устройстве перемножения – деления (рис. 175) выходное напряжение $U(t)$ определяется разностью базоэмиттерных напряжений транзисторов $T1$ и $T2$. При этом коллекторные токи этих транзисторов поддерживаются усилителями $A1$ и $A2$ на уровнях соответственно

$$\frac{e_1(t)}{R_1} \quad \text{и} \quad \frac{e_2(t)}{R_2}$$

Транзисторы $T1$, $T2$, $T3$, $T4$ входят в одну интегральную схему и имеют одинаковые параметры. Таким образом можно определить:

$$U_1(t) = U_{\text{бэ2}} - U_{\text{бэ1}} = \frac{1}{\mu} \ln \frac{e_2(t)}{I_s R_2} - \frac{1}{\mu} \ln \frac{e_1(t)}{I_s R_1}$$

$$U_{\text{бэ3}} = \frac{1}{\mu} \ln \frac{e_2(t)}{I_s R_2}$$

На эмиттер транзистора Т4 подается разность напряжений $U_1(t)$ и $U_{\text{бэ3}}$.
Учитывая, что база Т4 заземлена, можем записать

$$U_{\text{бэ4}} = -(U_1(t) - U_{\text{бэ3}}) = \frac{1}{\mu} \ln \frac{e_1(t) e_3(t) R_2}{e_2(t) I_s R_1 R_3}$$

Соответственно коллекторный ток транзистора Т4 будет

$$I_{k4} = I e^{\mu U_{\text{бэ4}}} = \frac{e_1(t) e_3(t) R_2}{e_2(t) R_1 R_3}$$

Выходное напряжение окажется равным

$$U_2(t) = I_{k4} R_4 = \frac{e_1(t) e_3(t) R_2 R_4}{e_2(t) R_1 R_3}$$

Как видно в данном случае, операционные усилители А1 – А3 совместно с транзисторами Т1 – Т3 используются в схемах логарифмических преобразователей. ОУ (А4) и транзистор Т4 образуют потенцирующий преобразователь. Резисторы R_5 и R_6 способствуют повышению устойчивости каскадов. Наиболее часто применяются схемы, использующие логарифмические и квадратические зависимости, в устройствах умножения и деления косвенного действия.

8. ГЕНЕРАТОРЫ И ОДНОВИБРАТОРЫ

8.1. Параметры и характеристики выходных колебаний генераторов. Временное представление сигналов в общем виде. Графическая интерпретация. Мощность и энергия колебаний.

Закон модуляции

Сигнал в большинстве случаев представляет собой модулированное колебание и может быть описан выражением

$$U(t) = E_0 U(t) e^{i(\omega_0 t + \varphi_0)}$$

где E_0 , ω_0 , φ_0 - соответственно амплитуда, частота и начальная фаза колебания;

$U(t) = U_a(t)e^{i\varphi(t)}$ - комплексный закон модуляции;

$U_a(t)$ и $\varphi(t)$ - закон амплитудной и фазовой модуляции сигнала.

Фазовой модуляции по закону $\varphi(t)$ соответствует частотная модуляция по закону

$$n(t) = \delta\varphi(t)/\delta t$$

и, наоборот, частотная модуляция по закону $v(t)$ равносильна фазовой модуляции по закону

$$\varphi(t) = \int_0^t v(x) dx$$

Описываемый комплексный сигнал полностью определяется парой квадратурных составляющих $Xu(t)$ и $Yu(t)$


$$U(t) = Xu(t) + iYu(t)$$

где

$$Xu(t) = \operatorname{Re} U(t) = E_0 U_a(t) \cos[\omega_0 t + \varphi + \phi_0]$$

$$Yu(t) = \operatorname{Im} U(t) = E_0 U_a(t) \sin[\omega_0 t + \varphi + \phi_0]$$

В геометрическом представлении комплексный сигнал это вектор длиной $E_0 U_a(t)$, вращающийся против часовой стрелки с угловой скоростью $\omega = \omega_0 + v(t)$ (рис. 177). Проекции этого вектора на оси прямоугольной системы координат совпадают с квадратурными составляющими $Xu(t)$ и $Yu(t)$.



Длительность

Закон модуляции ограниченного во времени сигнала $U(t)$ в дальнейшем будем полагать нормированным так, что

$$1/T_0 \int_{-\infty}^{\infty} |U(t)|^2 dt = 1/T_0 \int_{-\infty}^{\infty} U_a^2(t) dt = 1$$

где T_0 - длительность сигнала.

Принятое условие нормировки приводит к следующему определению длительности сигнала:

$$T_0 = \int_{-\infty}^{\infty} |U(t)|^2 dt$$

Для неограниченного во времени сигнала условие нормировки закона модуляции имеет несколько иной вид

$$\lim_{T \rightarrow \infty} \int_{-T/2}^{T/2} |U(t)|^2 dt = 1$$

Мощность и энергия

Мгновенная и средняя мощности и энергия любого радиосигнала определяются выражениями:

- ♦ мгновенная мощность

$$P(t) = 1/2 |U(t)|^2 = 1/2 E_0^2 |U(t)|^2$$

- ♦ средняя мощность ограниченного во времени сигнала

$$P_0 = 1/T_0 \int_{-\infty}^{\infty} P(t) dt = 1/2 E_0^2 1/T_0 \int_{-\infty}^{\infty} |U(t)|^2 dt = 1/2 E_0^2$$

- ♦ средняя мощность неограниченного во времени сигнала

$$P_0 = \lim_{T \rightarrow \infty} 1/T \int_{-T/2}^{T/2} P(t) dt = 1/2 E_0^2$$

- ♦ энергия ограниченного во времени сигнала

$$\mathcal{E}_0 = \int_{-\infty}^{\infty} P(t) dt = 1/2 E_0^2 T_0 = P_0 T_0$$

Неограниченному во времени сигналу соответствует бесконечно большая энергия.

8.2. Частотный, амплитудно-частотный, фазочастотный и энергетический спектры колебаний. Корреляционная функция колебаний. Время корреляции.

Спектр

Сигнал и его спектр связаны друг с другом парой преобразований Фурье:

- ♦ прямым

$$g(\omega) = \int_{-\infty}^{\infty} U(t) e^{-j\omega t} dt$$

- ♦ обратным

$$U(t) = 1/2\pi \int_{-\infty}^{\infty} g(\omega) e^{j\omega t} d\omega$$

Таким образом для спектра сигнала можем записать

$$g(\omega) = E_0 e^{j\phi_0} G(\omega - \omega_0)$$

где $G(\omega) = \int_{-\infty}^{\infty} U(t) e^{-j\omega t} dt$ - спектр закона модуляции сигнала.

Отсюда, в частности, следует, что спектр сигнала с точностью до постоянного множителя совпадает с перенесенным на частоту колебания спектром закона модуляции.

Амплитудно-частотный и фазочастотный спектры

Амплитудно-частотный и фазочастотный спектры (АЧС и ФЧС) сигнала и его закона модуляции - это модуль и фаза их в общем случае комплексных спектров:

$$|g(\omega)| = E_0 |G(\omega - \omega_0)|$$

$$\arg g(\omega) = \phi_0 + \arg G(\omega - \omega_0)$$

При этом

$$g(\omega) = |g(\omega)| e^{j \arg g(\omega)}$$

$$G(\omega) = |G(\omega)| e^{j \arg G(\omega)}$$

Кроме того,

$$|G(\omega)| = 1/E_0 |g(\omega - \omega_0)|.$$

На рис. 178 изображены примерные амплитудно-частотные спектры сигнала и его закона модуляции.




Рис. 177.

Ширина спектра

Ширина спектра сигнала определяется в соответствии с соотношением

$$\Delta f_0 = \frac{1/2\pi \int_{-\infty}^{\infty} |g(\omega)|^2 d\omega}{|g(\omega_0)|^2} = \frac{1/2\pi \int_{-\infty}^{\infty} |G(\omega)|^2 d\omega}{|G(0)|^2}$$

В геометрической интерпретации ширина спектра Δf_0 определяется как основание прямоугольника, площадь которого равна площади под кривой, описываемой нормированным квадратом амплитудно-частотного спектра сигнала или его закона модуляции, а высота совпадает с максимальным значением соответствующего спектра (рис. 179).




Рис. 178.

Выражение для ширины спектра может быть преобразовано к виду

$$\Delta f_0 = \frac{T_0}{\left| \int_{-\infty}^{\infty} U(t) dt \right|^2}$$

Действительно, подставляя в интеграл $1/2\pi \int_{-\infty}^{\infty} |G(\omega)|^2 d\omega$ вместо спектра $G(\omega)$ соответствующее ему преобразование Фурье, а также имея в виду определение дельта- функции

$$\delta(t_1 - t_2) = 1/2\pi \int_{-\infty}^{\infty} e^{j\omega(t_1 - t_2)} d\omega$$

и её фильтрующее свойство

$$\int_{-\infty}^{\infty} U(t_1) \delta(t_1 - t_2) dt_1 = U(t_2)$$

получим

$$\begin{aligned} 1/2\pi \int_{-\infty}^{\infty} |G(\omega)|^2 d\omega &= 1/2\pi \int_{-\infty}^{\infty} \int_{-\infty}^{\infty} \int_{-\infty}^{\infty} U(t_1) U(t_2) e^{-j\omega(t_1 - t_2)} dt_1 dt_2 d\omega = \\ &= \int_{-\infty}^{\infty} \int_{-\infty}^{\infty} U(t_1) U(t_2) \delta(t_1 - t_2) dt_1 dt_2 = \int_{-\infty}^{\infty} |U(t_2)| dt_2 = T_0 \end{aligned}$$

Учитывая последнее соотношение и то, что $G(0) = \int_{-\infty}^{\infty} U(t) dt$, легко получаем выражение нужное нам выражение.

Корреляционная функция

Под корреляционной функцией сигнала в дальнейшем будем понимать интеграл вида

$$c(\tau) = 1/T_0 \int_{-\infty}^{\infty} u(t) \dot{u}(t-\tau) d\tau$$

для ограниченного во времени сигнала или вида

$$c(\tau) = \lim_{T \rightarrow \infty} 1/T_0 \int_{-\infty}^{\infty} u(t) \dot{u}(t-\tau) d\tau$$

для неограниченного сигнала.

Раскрывая в этих интегралах $u(t)$ в соответствии с определением сигнала, получим

$$c(\tau) = 2P_0 C(\tau) e^{j\omega_0 \tau}$$

где $C(\tau)$ - корреляционная функция закона модуляции сигнала. Для ограниченного и неограниченного во времени сигнала функция $C(\tau)$ определяется выражениями

$$C(\tau) = 1/T_0 \int_{-\infty}^{\infty} U(t) \dot{U}(t-\tau) d\tau$$

$$C(\tau) = \lim_{T \rightarrow \infty} 1/T \int_{-T/2}^{T/2} U(t) \dot{U}(t-\tau) dt$$

Кроме того,

$$C(0) = 1/T_0 \int_{-\infty}^{\infty} |U(t)|^2 d\tau = 1$$

Корреляционная функция сигнала выражается через автокорреляционные и взаимокорреляционные функции его квадратурных составляющих. Действительно, выражая в $u(t)$ и $u^*(t-\tau)$ через их квадратурные составляющие, получим

$$c(\tau) = 1/T_0 \int_{-\infty}^{\infty} [x_u(t) + jy_u(t)][x_u(t-\tau) - jy_u(t-\tau)]dt =$$

$$\left[1/T_0 \int_{-\infty}^{\infty} x_u(t)x_u(t-\tau)dt + 1/T_0 \int_{-\infty}^{\infty} y_u(t)y_u(t-\tau)dt \right] +$$

$$+ j \left[1/T_0 \int_{-\infty}^{\infty} y_u(t)x_u(t-\tau)dt - 1/T_0 \int_{-\infty}^{\infty} x_u(t)y_u(t-\tau)dt \right] =$$

$$[c_{xx}(\tau) + c_{yy}(\tau)] + j[c_{yx}(\tau) - c_{xy}(\tau)]$$

где $c_{xx}(\tau) = 1/T_0 \int_{-\infty}^{\infty} x_u(t)x_u(t-\tau)dt$ и $c_{yy}(\tau) = 1/T_0 \int_{-\infty}^{\infty} y_u(t)y_u(t-\tau)dt$ -

автокорреляционные функции квадратурных составляющих сигнала;

$$c_{yx}(\tau) = 1/T_0 \int_{-\infty}^{\infty} y_u(t)x_u(t-\tau)dt \text{ и } c_{xy}(\tau) = 1/T_0 \int_{-\infty}^{\infty} x_u(t)y_u(t-\tau)dt$$

- взаимнокорреляционные функции квадратурных составляющих сигнала

(рис. 180)




Рис. 179.

$$c_{xx}(\tau) = c_{yy}(\tau) = 1/2 \operatorname{Re} c(\tau) = P_0 C(\tau) \cos \omega_0 \tau$$

$$c_{yx}(\tau) = -c_{xy}(\tau) = 1/2 \operatorname{Im} c(\tau) = P_0 C(\tau) \sin \omega_0 \tau$$

Время корреляции

Время корреляции сигнала определяется выражением

$$\tau_0 = 1/2 \int_{-\infty}^{\infty} C(\tau) d\tau$$

и интерпретируется геометрически как половина длины основания

прямоугольника единичной высоты, площадь которого равна площади под кривой, описываемой корреляционной функцией закона модуляции (рис. 181).




Рис. 180.

Связь между временем корреляции и шириной спектра

Связь между временем корреляции и шириной спектра сигнала определяется соотношением

$$\tau_0 \Delta f_0 = 1/2$$

Энергетический спектр

Энергетический спектр сигнала определяется как прямое преобразование Фурье от корреляционной функции

$$S(\omega) = 1/2 \int_{-\infty}^{\infty} C(\tau) e^{-j\omega\tau} d\tau$$

При этом обратное преобразование Фурье имеет вид

$$C(\tau) = 1/2\pi \int_{-\infty}^{\infty} S(\omega) e^{j\omega\tau} d\omega$$

Аналогичным образом определяется энергетический спектр закона модуляции сигнала

$$s(\omega) = \int_{-\infty}^{\infty} C(\tau) e^{-j\omega\tau} d\tau$$

С учетом того, что $c(\tau) = 2P_0 C(\tau) e^{j\omega_0\tau}$, можно получить следующее соотношение для $s(\omega)$

$$s(\omega) = \int_{-\infty}^{\infty} c(\tau) e^{-j\omega\tau} d\tau = 2P_0 \int_{-\infty}^{\infty} C(\tau) e^{j(\omega - \omega_0)\tau} d\tau = 2P_0 S(\omega - \omega_0)$$

из которого, в частности, следует, что энергетический спектр сигнала с точностью до постоянного множителя P_0 совпадает с перенесённым на частоту ω_0 энергетическим спектром закона модуляции (рис. 182).




Рис. 181.

Кроме того

$$s(\omega) = \frac{s(\omega - \omega_0)}{2P_0}$$

Можно также показать, что энергетические спектры ограниченного во времени сигнала и его закона модуляции имеют форму квадратов соответствующих амплитудно-частотных спектров. Действительно, подставляя вместо $c(\tau)$ интеграл и производя замену переменной интегрирования τ на $t - \tau_1$, будем иметь

$$\begin{aligned} s(\omega) &= \int_{-\infty}^{\infty} c(\tau) e^{-j\omega\tau} d\tau = 1/T_0 \int_{-\infty}^{\infty} \int_{-\infty}^{\infty} u(t) U^*(t - \tau) e^{j\omega\tau} dt d\tau = \\ &= 1/T_0 \int_{-\infty}^{\infty} u(t) e^{-j\omega t} dt \int_{-\infty}^{\infty} U^*(\tau_1) e^{j\omega\tau_1} d\tau_1 = 1/T_0 |g(\omega)|^2 \quad (3.2.20) \end{aligned}$$

Точно таким же образом получается соотношение

$$S(\omega) = 1/T_0 |G(\omega)|^2$$

В случае неограниченного во времени сигнала аналогичные соотношения для $s(\omega)$ и $S(\omega)$ имеют вид

$$s(\omega) = \lim_{T \rightarrow \infty} 1/T_0 |g_T(\omega)|^2$$

$$S(\omega) = \lim_{T \rightarrow \infty} 1/T_0 |G_T(\omega)|^2$$

где

$$g_T(\omega) = - \int_{-T/2}^{T/2} u(t) e^{-j\omega t} dt$$

$$G_T(\omega) = \int_{-T/2}^{T/2} U(t) e^{-j\omega t} dt$$

С учетом связи между амплитудно-частотным и энергетическим спектрами, а также очевидного равенства

$$1/2\pi \int_{-\infty}^{\infty} S(\omega) d\omega = C(0) = 1$$

для ширины спектра сигнала Δf_0 можем записать

$$\Delta f_0 = \frac{\int_{-\infty}^{\infty} |G(\omega)|^2 d\omega}{2\pi |G(0)|^2} = \frac{\int_{-\infty}^{\infty} S(\omega) d\omega}{2\pi S(0)} = \frac{1}{S(0)} = \frac{1}{\int_{-\infty}^{\infty} C(\tau) d\tau}$$

8.3. Классификация генераторов. Автогенераторы типа LC и RC. Схемы генераторов гармонических колебаний на логических элементах с использованием кварцевого резонатора. Параметры генераторов. Принцип работы.

Электронным генератором называют устройство, преобразующее электрическую энергию источника постоянного тока в энергию незатухающих электрических колебаний требуемой формы, частоты и мощности.

Различают генераторы с самовозбуждением (автогенераторы) и с внешним возбуждением (усилители мощности).

Любой автогенератор содержит колебательную систему и усилительный элемент (на биполярном или полевом транзисторе), связанные положительной

обратной связью.

Автогенератор типа LC.

Простейший автогенератор с трансформаторной связью (рис. 183, а) представляет собой однокаскадный усилитель на транзисторе, включенном по схеме с общим эмиттером, с нагрузкой в виде параллельного колебательного контура $L_K C_K$ и цепи обратной связи, создаваемой обмоткой ω_1 трансформаторно связанной с индуктивностью контура L_K . Усилитель выполнен по схеме с фиксированным напряжением смещения, создаваемым делителем $R'_B - R''_B$ и термостабилизирующей $R_3 C_3$ -цепочкой. На вход усилителя через конденсатор C_B , емкостное сопротивление которого на частоте генерации незначительно, поступает сигнал обратной связи, представляющий ЭДС базовой обмотки.




Рис. 182.

Коллекторный ток, появляющийся в момент включения источника питания E_K , заряжает конденсатор C_K , который затем, разряжаясь на индуктивность L_K , создает в контуре колебания с резонансной частотой $f_0 = 1/2\pi\sqrt{L_K C_K}$. Колебания напряжения на контуре U_K , трансформируясь из обмотки ω_K индуктивности контура в обмотку ω_B , вызывают колебания напряжения на входе усилителя (т. е. напряжения $U_{БЭ}$) и, следовательно, пульсации тока коллектора, которые, подпитывая LC-контур, пополняют потери энергии в нем.

Чтобы колебания в системе не затухали, необходимо выполнить два

условия самовозбуждения. Первое — условие баланса фаз — сводится к тому, что фаза напряжения обратной связи должна совпадать с фазой входного напряжения. Проанализируем изменения фазы сигнала при его прохождении по схеме.

Ввиду того, что резонансное сопротивление контура $R_{\text{рез}} = E/R_{\text{общ, min}}$ является чисто активным, следует, что усилитель генератора можно считать нагруженным на резистор с сопротивлением $R_{\text{рез}}$. Следовательно, как в обычном усилителе с резистором в цепи коллектора напряжение генератора $U_{\text{вых}}$ сдвинуто на 180° по отношению к $U_{\text{вх}}$.

Сумма напряжений коллекторной цепи равна неизменному напряжению питания, т. е.

$$U_{R_3} + U_{KЭp} + U_{KЭm} + U_{kp} + U_{km} = E_K = \text{const}$$

где U_{R_3} — постоянное напряжение на резисторе R_3 от тока коллектора, соответствующего рабочей точке; $U_{KЭp}$ и $U_{KЭm}$ — постоянная составляющая и амплитуда переменной составляющей напряжения на транзисторе; U_{kp} и U_{km} — постоянная составляющая и амплитуда переменной составляющей напряжения на контуре.

Так как предыдущее равенство справедливо только при условии равенства нулю переменных составляющих, т. е.

$$U_{KЭm} + U_{kp} = 0$$

то из этого следует, что $U_{km} = -U_{KЭm}$, а если можно пренебречь падением напряжения на разделительном конденсаторе C_p и считать, что $U_{\text{вых}} = U_{KЭm}$, то

$$U_{km} = -U_{\text{вых} m}$$

т. е. амплитуда напряжения на контуре равна амплитуде выходного напряжения и противоположна ему по фазе. Учитывая, что фаза $U_{\text{вых}}$ отличается от фазы $U_{\text{вх}}$ на 180° , очевидно, что фазы U_k и $U_{\text{вх}}$ совпадают (вернее, они сдвинуты на $180^\circ + 180^\circ = 360^\circ$). Если считать трансформатор идеальным, то $U_{\text{вх}}$ совпадает по фазе и с напряжением обратной связи $U_{\text{ос}}$, так как $U_{\text{ос}} = \gamma U_k$, где коэффициент обратной связи $\gamma = \omega_B / \omega_k$ (заметим, что пересоединение концов обмотки ω_B приведет к дополнительному сдвигу фаз на 180° , что будет

соответствовать отрицательной обратной связи и колебания прекратятся).

Второе условие самовозбуждения — баланс амплитуд — сводится к тому, чтобы в выражении $k_{noc} = k/(1 - \gamma k)$ удовлетворялось условие $\gamma k \geq 1$ и, значит, $k_{noc} \rightarrow \infty$ или

$$k \geq 1/\gamma$$

Процесс возникновения, нарастания и установления колебательного режима удобно пояснить на графике (рис. 183, б), где нанесены $k = U_{вых}/U_{вх}$ — амплитудная характеристика собственно усилителя и $1/\gamma = U_{вых}/U_{вх(ос)}$ — прямая, характеризующая обратную связь.

Пусть начальное колебание $U_{вх1}$ вызвало на выходе (в соответствии с кривой k) колебание $U_{вых1}$, которое (как показано стрелками) через обратную связь создает на входе возросшее колебание $U_{вх2}$, что вызовет дальнейшее увеличение выходного напряжения до тех пор, пока не будет достигнута точка A , в которой $k = 1/\gamma$ или $\gamma k = 1$. Режим A соответствует установившимся автоколебаниям генератора.

Автогенераторы типа RC

На частотах, меньших 15—20 кГц, при которых обмотки резонансных контуров получаются громоздкими, целесообразно применение RC-автогенераторов, выполняемых по структурной схеме рис. 184, а.




Рис. 183.

Усилитель строится по обычной резистивной схеме, а положительная обратная связь осуществляется с помощью фазовращающих RC-цепочек. Условия самовозбуждения таких генераторов прежние. Так как одна RC-цепочка сдвигает фазу своего выходного напряжения по отношению к ее

входному на угол, меньший 90° (а по условию самовозбуждения нужен сдвиг на 180°), то применяют трехзвенную RC-цепочку. Эти цепочки бывают двух типов, называемых «R-параллель» (рис. 184, б) и «С-параллель» (рис. 184, в).

Частота генерируемых такими схемами синусоидальных колебаний при условии равенства сопротивлений резисторов и емкостей конденсаторов во всех трех звеньях определяется формулами:

$$f_0 = 1/2\pi\sqrt{6}RC = 0,065/RC \quad (\text{для рис. 184, б});$$

$$f_0 = \sqrt{6}/2\pi RC = 0,39/RC \quad (\text{для рис. 184, в}).$$

Из-за падений напряжения на элементах, как показывают расчеты, напряжения на входе и выходе этих цепочек связаны отношением $U_1/U_2 = 29$. Следовательно, при использовании таких цепочек в цепи обратной связи генератора коэффициент обратной связи $\gamma = 1/29$, а значит, для обеспечения условия баланса амплитуд коэффициент усиления собственно усилителя должен удовлетворять условию $k \geq 29$.

Кварцевые генераторы

Генераторы с кварцевыми резонаторами и электромеханическими резонансными системами обычно применяют на повышенных частотах, когда требуется получить колебания известной и стабильной частот. В них роль цепи, обладающей резонансными свойствами, выполняет или кварцевый резонатор, или электромеханический фильтр.

Кварцевый резонатор является высокочастотным фильтром, частотные свойства которого определяются геометрическими размерами и типом колебаний его пластины.

В электромеханических фильтрах используют резонансные свойства механической колебательной системы, выполненной специальным образом.

Рассматриваемые генераторы значительно сложнее и дороже в изготовлении, чем LC- и RC-генераторы. Однако при создании прецизионных преобразовательных устройств обойтись без них часто не удастся.

Применение кварцевых резонаторов позволяет обеспечить относительное

изменение частоты, не превышающее $10^{-6} — 10^{-9}$, что на несколько порядков лучше соответствующих параметров *LC*- и *RC*-автогенераторов.




Рис. 184.

Для изготовления кварцевых резонаторов используют природный или искусственный монокристаллический кварц. Так как монокристалл кварца является анизотропным телом, то свойства резонатора зависят от ориентации вырезанной пластины относительно его кристаллографических осей. В настоящее время используют различные виды срезов. Благодаря этому удастся удовлетворить многочисленные противоречивые требования, предъявляемые к рассматриваемым резонаторам. В кристаллическом кварце существуют прямой и обратный пьезоэлектрические эффекты. Прямой пьезоэффект характеризуется тем, что при приложении к пластине механического напряжения на обкладках появляется электрический заряд, пропорциональный приложенному напряжению. Обратный пьезоэффект сводится к тому, что приложенное к пластине электрическое напряжение (созданное электрическое поляризующее поле) приводит к возникновению механических напряжений, изменяющих форму и размеры пластины. Возможные виды механических колебаний кварцевой пластины представлены на рис. 146. Чаще всего используют колебания сжатия — растяжения (рис. 185,а), изгиба (рис. 185,б), кручения (рис. 185,в,г), сдвига по контуру (рис. 185,д), сдвига по толщине (рис. 185,е). Эти колебания возможны как на основной резонансной частоте кварца, определяемой его геометрическими размерами и видом среза, так и на

различных гармониках, кратных этой частоте.

Прежде чем вырезанная пластина кварца превратится в резонатор, она проходит ряд сложных технологических операций. Поэтому под кварцевым резонатором или просто кварцем в дальнейшем будем подразумевать законченное устройство, способное совершать резонансные колебания под действием электрического поля соответствующей частоты и содержащее кварцевый элемент, электроды и кварцедержатели.

Для проведения электрических расчетов кварцевый резонатор обычно представляют в виде эквивалентных схем, показанных на рис. 186, а, б.




Рис. 185.

Параметры элементов, входящих в эквивалентную схему, зависят от вида колебаний, размеров электродов и пластин кварца. Конденсатор C_0 характеризует емкость пьезоэлемента и его держателей. LCR характеризует параметры пьезоэлемента, которые обуславливают строго определенную частоту его колебаний.

Следует заметить, что резонансная частота кварцевого резонатора зависит от температуры окружающей среды, что позволяет иногда использовать его для точного измерения температуры. В прецизионных автогенераторах,

работающих на определенной частоте, это явление относится к числу вредных и для уменьшения его влияния кварц термостабилизируют или вакуумируют.

Таким образом, кварцевый резонатор имеет стабильные параметры элементов, входящих в эквивалентную схему и определяющих генерируемую частоту при включении его в цепь автогенератора.

Типовые значения параметров кварцевого резонатора:

$$L = 100 \text{ мГн}; R = 100 \text{ Ом}; C = 0,015 \text{ пФ}; Q = 25000; C_0 = 5 \text{ пФ}.$$

Полное сопротивление кварцевого резонатора:

$$Z_{пол} = Z_1 \parallel Z_2$$

где

$$Z_1 = R + j\omega L + \frac{1}{j\omega C}$$

$$Z_2 = \frac{1}{j\omega C_0}$$

Преобразовав значения Z_1 и Z_2 , получим

$$Z_{пол} = \frac{\omega RC + j(\omega^2 LC - 1)}{j[R\omega^2 CC_0 + j(\omega^3 LCC_0 - \omega C_0 - \omega C)]}$$

Если считать, что значение R достаточно мало и им можно пренебречь, то

$$Z_{пол} = \frac{j}{\omega} \left[\frac{\omega^2 LC - 1}{C_0 + C - \omega^2 LCC_0} \right]$$

Из этого уравнения видно, что существуют одна частота, на которой $Z_{пол} \rightarrow 0$, и частота, на которой $Z_{пол} \rightarrow \infty$. Условие $Z_{пол} \rightarrow 0$ определяет последовательный резонанс, а условие $Z_{пол} \rightarrow \infty$ — параллельный. Частота *последовательного* резонанса зависит только от определенных параметров резонатора — L и C , а частота *параллельного* — также от менее стабильной межэлектродной емкости C_0 .

Частоту кварцевого резонатора можно менять в небольших пределах. Для этого последовательно с ним включают конденсатор C_1 , емкость которого значительно больше емкости C_0 . Изменение частоты можно оценить с помощью уравнения

$$\frac{\Delta f}{f} = \frac{C}{2(C_0 + C_1)}$$

Принципы, положенные в основу создания кварцевых автогенераторов, остаются теми же, что и для LC -генераторов. Их можно выполнять по схемам, использующим как последовательный, так и параллельный резонансы в электрической цепи. На практике используются оба вида резонансов.




Рис. 186.

Можно также регулировать частоту, на которой возбуждается кварцевый резонатор, включением последовательно или параллельно с ним реактивных сопротивлений. Некоторые из возможных схем генераторов с кварцевой стабилизацией частоты приведены на рис. 187, а, б, в. В автогенераторе (рис. 187, а) использован последовательный резонанс. Микросхемы $DD1$, $DD2$ типа 155ЛА7 выполняют функции усилителей. Для вывода их в активную область, в которой возможно «мягкое» возбуждение, они охвачены отрицательной ОС, введенной с помощью резисторов R_1 , R_2 и R_3 , R_4 . Паразитное возбуждение микросхем устранено с помощью конденсаторов C_1 , C_2 . Так как ЛЭ 155ЛА7 имеют открытый коллектор, то в цепи выходов микросхем включены резисторы R_5 , R_6 . Конденсатор C_3 введен для гальванической развязки выхода $DD1$ и выхода $DD2$. По существу микросхемы $DD1$ и $DD2$ представляют собой усилитель переменного тока, который не инвертирует входной сигнал. Положительная обратная связь, наблюдаемая на частоте последовательного резонанса кварцевого резонатора, приводит к появлению

автоколебаний. Так как добротность резонатора очень велика, то при $K\gamma$, существенно большем единицы, автоколебания имеют синусоидальную форму. При очень большом $K\gamma$ форма выходного напряжения отличается от синусоидальной, что не сказывается на стабильности частоты.

Автогенератор (рис. 187,б) отличается от генератора (рис. 187,а) только тем, что в нем в качестве усилителя применен ОУ. Верхняя частота, на которой возможно устойчивое самовозбуждение такого генератора, обычно не превышает нескольких сотен кГц.

В генераторе (рис. 187,в) используется параллельный резонанс. Кварцевый резонатор включен в цепь отрицательной ОС. На частоте параллельного резонанса $Z_{\text{пол}}$ кварцевого резонатора резко возрастет. Глубина отрицательной ОС уменьшается, а положительной — остается неизменной. Если результирующее значение обратной связи окажется положительным и $K\gamma > 1$, то автогенератор возбуждётся. Ограничение амплитуды автоколебаний осуществляется за счет выхода ОУ в нелинейную область.

Кварцевые генераторы широко используются в многочисленных цифровых устройствах измерительной техники, автоматики и радиотехники, когда нужно получить повышенную точность и стабильность частоты.

Кварцевые резонаторы успешно работают в полосе частот от 73 Гц до многих десятков МГц.

8.4.Мультивибраторы. Генератор импульсов треугольной формы. Ждущий генератор (одновибратор). Генератор пилообразного напряжения. Область применения.

Мультивибратор

Мультивибратор — это генератор напряжения с формой, близкой к прямоугольной. Его название отражает тот факт, что прямоугольное напряжение, используя разложение в ряд Фурье, можно представить бесконечным гармоническим рядом, содержащим много высших гармоник (мульти — много).




Рис. 187.

Мультивибратор, как и другие генераторы с формой напряжения, отличной от синусоидальной, можно выполнить на операционном усилителе, характеристика которого при подаче сигнала на его инвертирующий вход (рис. 188,а) имеет вид, показанный на рис. 188,б. Благодаря большому усилению ($K_u = 10^3 - 10^6$) выходное напряжение операционных усилителей пропорционально входному только при очень малых сигналах (милли- и микровольты). При напряжениях же на входе, сравнимых с выходным (вольты), линейная зона настолько сужается, что характеристика приобретает вид, показанный на рис. 188,в, когда $U_{вых}$ может иметь лишь два значения $U_{вых}^+$ или $U_{вых}^-$, причем скачок выходного напряжения происходит при близком к нулю входном напряжении (точнее, при близкой к нулю разности потенциалов между инвертирующим и неинвертирующим входами).

На операционном усилителе можно создать схему, выходное напряжение которой имеет одно из двух возможных значений $U_{вых}^+$ или $U_{вых}^-$ при $U_{вх} = 0$ и меняет полярность $U_{вых}$ на противоположную при подаче на вход импульса (или потенциала) той или иной полярности (триггерный режим работы). Схема с делителем напряжения R_1 - R_2 (рис. 189, а) имеет именно такую характеристику (рис. 189, б). При $U_{вх} = 0$ за счет напряжения обратной связи $U_{ос}$, снимаемого с сопротивления R_1 и передаваемого на неинвертирующий вход усилителя, $U_{вых}$ поддерживается равным одному из значений $U_{вых}^\pm$ в зависимости от того, каким был последний сигнал $U_{вх}$.

Значения U_{BX} , при которых происходит скачкообразное изменение $U_{ВЫХ}$ (т. е. при которых разность $U_{BX} - U_{OC} = 0$),

$$U_1 = U_{ВЫХ}^- \frac{R_1}{R_1 + R_2} = \gamma U_{ВЫХ}^-$$

$$U_2 = U_{ВЫХ}^+ \frac{R_1}{R_1 + R_2} = \gamma U_{ВЫХ}^+$$

где γ – коэффициент обратной связи.




Рис. 188.

При подаче $+U_{BX} > U_2$ выходное напряжение скачком переходит в $U_{ВЫХ}^-$; при подаче $-U_{BX} > U_1$ оно скачкообразно переходит в $U_{ВЫХ}^+$. Изменения напряжения показаны стрелками на характеристике. Схема с характеристикой (рис. 189,б) называется триггером Шмитта.

Подав в качестве U_{BX} синусоидальное напряжение, получим *мультивибратор с внешним возбуждением*, у которого период колебаний выходного напряжения равен периоду колебаний задающего, внешнего генератора синусоидального входного сигнала (рис. 189,в).

Автоколебательный мультивибратор

Если мультивибратор, собранный по схеме рис. 189, а, дополнить обратной связью через R_3C -цепочку (рис. 190,а), то в нем возникает режим самовозбуждения и мультивибратор становится автоколебательным.

Предположим, что в момент t_1 (рис. 190,б) напряжение $U_{ВЫХ}$ изменилось скачком с $U_{ВЫХ}^-$ до $U_{ВЫХ}^+$. Конденсатор C начинает перезаряжаться током,

протекающим через резистор R_3 под действием напряжения $U_{\text{вых}}^+$, причем напряжение на конденсаторе U_C изменяется по экспоненте, стремясь к $U_{\text{вых}}^+$. Напряжение U_C представляет собой $U_{\text{вх}}$, и когда в момент t_2 оно достигает значения U_2 , операционный усилитель скачком изменяет $U_{\text{вых}}$ на $U_{\text{вых}}^-$. Конденсатор начнет перезаряжаться, стремясь к $U_{\text{вых}}^-$ но, достигнув значения U_1 к моменту t_3 , он заставит усилитель инвертировать выходное напряжение на $U_{\text{вых}}^+$, и далее процесс будет повторяться. Генераторы, основанные на рассмотренном принципе, называются релаксационными. Период колебаний такого мультивибратора

$$T = 2R_3 C \ln(1 + 2R_1/R_2)$$

причем $t_{\text{и1}} = t_{\text{и2}}$. Такой вид колебаний называется «меандр».




Рис. 189.

Генератор импульсов треугольной формы

Схема на рис. 189, а инвертирует входной сигнал и может быть названа инвертирующим триггером Шмитта. Чтобы получить не инвертирующий триггер, применяют схему (рис. 191, а).




Рис. 190.

Так как инвертирующий вход операционного усилителя соединен с корпусом (нулевым потенциалом), то близок к нулю и потенциал точки A . Поэтому ток обратной связи, протекающий под действием разности потенциалов $U_{\text{ВЫХ}}$ и точки A $I_{\text{OC}} = U_{\text{ВЫХ}} / R_2$.

В силу второго допущения этот же ток будет протекать и по резистору R_1 , создавая на нем напряжение обратной связи, равное $U_{\text{OC}} = U_{\text{ВЫХ}} R_1 / R_2$. Так как переключение триггера происходит в момент, когда $U_{\text{OC}} - U_{\text{ВХ}} \approx 0$, при котором происходят переключения триггера, обозначенные U_1 и U_2 на рис. 191, б, определяется выражениями

$$U_{\text{ВХ}} = U_1 = -U_{\text{ВЫХ}}^- R_1 / R_2$$

$$U_{\text{ВХ}} = U_2 = -U_{\text{ВЫХ}}^+ R_1 / R_2$$

В схеме генератора треугольных импульсов (рис. 191, в) напряжением $U_{\text{ВХ}}$ триггера, осуществленного на операционном усилителе ОУ_1 служит напряжение $U_{\text{ВЫХ}2}$, получаемое на инверторе-интеграторе, выполненном на операционном усилителе ОУ_2 . Поясним работу интегратора.

Ток, проходящий через конденсатор, равен произведению его емкости на производную от разности потенциалов на его обкладках (эта разность равна

$U_{\text{ВЫХ}2}$, так как потенциал точки A близок к нулевому потенциалу корпуса в силу первого свойства операционного усилителя):

$$I_C = -C \frac{dU_{\text{ВЫХ}2}}{dt}$$

Знак «—» означает, что положительный (как показано стрелкой на рис. 191,б) ток I_C , поступающий на инвертирующий вход, создаст отрицательный потенциал $U_{\text{ВЫХ}2}$.

Так как потенциал точки A близок к нулю, то ток через резистор R в цепи связи между $ОУ_1$ и $ОУ_2$

$$I \approx U_{\text{ВЫХ}1}/R$$

В силу же второго допущения для операционного усилителя $I \approx I_C$ получим

$$-C \frac{dU_{\text{ВЫХ}2}}{dt} \approx \frac{U_{\text{ВЫХ}1}}{R}$$

Проинтегрировав это выражение от 0 до t и разделив обе части на $-C$, убедимся, что выходное напряжение $ОУ_2$ пропорционально интегралу от напряжения на его входе (в данной схеме напряжению $U_{\text{ВЫХ}1}$):

$$U_{\text{ВЫХ}2} - U_{\text{ВЫХ}0} \approx -\frac{1}{RC} \int_0^t U_{\text{ВЫХ}1} dt$$

здесь $U_{\text{ВЫХ}0}$ — напряжение на выходе интегратора при $t = 0$.

Пусть в момент времени t_1 триггер подал на вход $ОУ_2$ напряжение $U_{\text{ВЫХ}1}^+$ (рис. 191,з). Так как $U_{\text{ВЫХ}1}^+ = \text{const}$ (а интеграл от постоянного значения пропорционален времени), то напряжение $U_{\text{ВЫХ}2}$ изменяется по прямой линии до тех пор, пока в момент t_2 оно не достигнет значения U_2 , при котором триггер переключится и на вход интегратора подаст $U_{\text{ВЫХ}1}^-$. С момента t_2 конденсатор начнет перезаряжаться и напряжение на нем линейно возрастает до момента t_3 , после чего процессы повторяются. Данный генератор является таким же мультивибратором, как и схема рис. 190, где напряжение на конденсаторе близко к треугольному. Повышенная линейность данного генератора объясняется использованием второго операционного усилителя-интегратора.

Амплитуда треугольного напряжения на выходе генератора определяется напряжениями переключения триггера и равна $U_{\text{ВЫХ}1}^{+(-)}(R_1/R_2)$. Период

колебаний T такого генератора определяется формулой $T = 4RC R_1/R_2$.

Ждущий генератор (одновибратор)

Генераторы, формирующие прямоугольный или треугольный импульс напряжения по сигналу, поданному на вход, называются ждущими. Их получают из мультивибраторов, затормозив их работу. Так, если в схеме рис. 190,а зашунтировать конденсатор диодом D (рис. 192), то конденсатор, разрядившись от U_1 до $U_C = 0$ (см. рис. 190, б), перестанет перезаряжаться под действием $U_{\text{вых}}^+$, потому что ток от резистора R_3 пройдет через открытый диод, а значит, напряжение на конденсаторе не достигнет значения U_2 и автоколебания сорвутся.




Рис. 191.

Генератор может быть запущен, если на его неинвертирующий вход поступит отрицательный импульс запуска $U_{\text{зап}}$, эквивалентный напряжению U_2 на инвертирующем входе. Подобные генераторы одиночных импульсов используются при наладке ЭВМ.

Генератор пилообразного напряжения

Прямолинейно нарастающее напряжение получается на конденсаторе, если его заряжать постоянным током, не зависящим от напряжения на нем, и

предотвратить влияние на этот ток сопротивления нагрузки. Интегрируя по времени выражение (разделив переменные)

$$I_C = C \frac{dU_C}{dt}$$

получим

$$\int dU_C = \frac{I_C}{C} \int dt \quad \text{или} \quad U_C = \frac{I_C}{C} t$$




Рис. 192.

Условие $I_C = \text{const}$ в схеме рис. 193 с операционным усилителем обеспечивается постоянным напряжением $U_{вх}$. Пока транзистор заперт, в течение времени t_n происходит зарядка конденсатора и выходное напряжение, снимаемое с конденсатора, нарастает по прямой. При подаче импульса U_p транзистор насыщается и через его малое сопротивление ($R_{эк}$ в несколько Ом) конденсатор быстро разряжается за время t_p , после чего процесс зарядки повторяется и поступающее с конденсатора на выход напряжение $U_{вых}$ приобретает пилообразную форму.

Длительность t_n определяется емкостью C и током зарядки, зависящим от $U_{вх}$ и сопротивлений резисторов R . Изменяя значение напряжения E_0 , поданного на другой вход усилителя, можно смещать «пилу» по вертикали. Пилообразная форма выходного напряжения сохраняется до тех пор, пока она располагается внутри предельных значений $U_{вых}^{\pm}$ (см. рис. 188, в) операционного усилителя.

Можно показать, что при одинаковом сопротивлении резисторов выходное

напряжение подчиняется выражению

$$U_{\text{ВЫХ}}(t) = \frac{2}{RC} \int_0^t U_{\text{ВХ}} dt - E_0$$

8.5. Компараторы на основе ОУ. Параметры компараторов. Схемы компараторов. Область применения компараторов на основе ОУ.

Компаратор - это сравнивающее устройство. Аналоговый компаратор предназначен для сравнения непрерывно изменяющихся сигналов. Входные аналоговые сигналы компаратора: $U_{\text{ВХ}}$ - анализируемый сигнал и $U_{\text{оп}}$ - опорный сигнал сравнения, а выходной $U_{\text{ВЫХ}}$ - дискретный или логический сигнал, содержащий 1 бит информации:

$$U_{\text{ВЫХ}} = \begin{cases} U_{\text{ВХ}}^1, & \text{при } U_{\text{ВХ}} - U_{\text{оп}} > 0 \\ U_{\text{ВХ}}^0, & \text{при } U_{\text{ВХ}} - U_{\text{оп}} < 0 \end{cases}$$

Выходной сигнал компаратора почти всегда действует на входы логических цепей и потому согласуется по уровню и мощности с их входами. Таким образом, компаратор - это элемент перехода от аналоговых к цифровым сигналам, поэтому его иногда называют однобитным аналого-цифровым преобразователем.

Неопределенность состояния выхода компаратора при нулевой разности входных сигналов нет необходимости уточнять, так как реальный компаратор всегда имеет либо конечный коэффициент усиления, либо петлю гистерезиса (рис. 194).





Рис. 193.




Рис. 194.

Чтобы выходной сигнал компаратора изменился на конечную величину $|U_{1\text{вых}} - U_{0\text{вых}}|$ при бесконечно малом изменении входного сигнала, компаратор должен иметь бесконечно большой коэффициент усиления (эпюра 1 на рис. 195) при полном отсутствии шумов во входном сигнале. Такую

характеристику можно имитировать двумя способами - или просто использовать усилитель с очень большим коэффициентом усиления, или ввести положительную обратную связь.

Рассмотрим первый путь. Как бы велико усиление не было, при $U_{вх}$ близком к нулю характеристика будет иметь вид рис. 194 а. Это приведет к двум неприятным последствиям. Прежде всего, при очень медленном изменении $U_{вх}$ выходной сигнал также будет изменяться замедленно, что плохо отразится на работе последующих логических схем (эпюра 2 на рис. 195). Еще хуже то, что при таком медленном изменении $U_{вх}$ около нуля выход компаратора может многократно с большой частотой менять свое состояние под действием помех (так называемый "дребезг", эпюра 3). Это приведет к ложным срабатываниям в логических элементах и к огромным динамическим потерям в силовых ключах. Для устранения этого явления обычно вводят положительную обратную связь, которая обеспечивает переходной характеристике компаратора гистерезис (рис. 194 б). Наличие гистерезиса хотя и вызывает некоторую задержку в переключении компаратора (эпюра 4 на рис. 195), но существенно уменьшает или даже устраняет дребезг $U_{вых}$.

В качестве компаратора может быть использован операционный усилитель (ОУ) так, как это показано на рис. 196. Усилитель включен по схеме инвертирующего сумматора, однако, вместо резистора в цепи обратной связи включены параллельно стабилитрон VD1 и диод VD2.




Рис. 195.

Пусть $R1 = R2$. Если $U_{вх} - U_{оп} > 0$, то диод $VD2$ открыт и выходное напряжение схемы небольшое отрицательное, равное падению напряжения на открытом диоде. При $U_{вх} - U_{оп} < 0$ на стабилитроне установится напряжение, равное его напряжению стабилизации $U_{ст}$. Это напряжение должно соответствовать единичному логическому уровню цифровых интегральных микросхем (ИМС), входы которых подключены к выходу компаратора. Таким образом, выход ОУ принимает два состояния, причем в обоих усилитель работает в линейном режиме. Многие типы ОУ не допускают сколько-нибудь существенное входное дифференциальное напряжение. Включение по схеме на рис. 196 обеспечивает работу ОУ в режиме компаратора практически с нулевыми дифференциальными и синфазными входными напряжениями. Недостатком данной схемы является относительно низкое быстродействие, обусловленное необходимостью частотной коррекции, так как ОУ работает в линейном режиме со 100%-ной обратной связью. Используя для построения компаратора обычные ОУ, трудно получить время переключения менее 1 мкс.

Аналоговый интегральный компаратор

Итак, компаратор - это быстродействующий дифференциальный усилитель постоянного тока с большим усилением, малым дрейфом и смещением нуля и логическим выходом. Его входной каскад должен обладать большим коэффициентом ослабления синфазной составляющей (КОСС) и способностью выдерживать большие синфазные и дифференциальные сигналы на входах, не насыщаясь, т.е. не попадая в режимы, из которых компаратор будет долго выходить. Для повышения помехозащищенности желательно снабдить компаратор стробирующим логическим входом, разрешающим переключение компаратора только в тактовые моменты.

Выходные каскады компараторов обычно обладают большей гибкостью, чем выходные каскады операционных усилителей. В обычном ОУ используют двухтактный выходной каскад, который обеспечивает размах напряжения в пределах между значениями напряжения питания (например, ± 13 В для ОУ

типа 140УД7, работающего от источников ± 15 В). В выходном каскаде компаратора эмиттер, как правило, заземлен, и выходной сигнал снимается с "открытого коллектора". Выходные транзисторы некоторых типов компараторов, например, 521СА3 или LM311 имеют открытые, т.е. неподключенные, и коллектор и эмиттер. Две основные схемы включения компараторов такого типа приведены на рис. 197.




Рис. 196.

На рис. 197 а выходной транзистор компаратора включен по схеме с общим эмиттером. При потенциале на верхнем выводе резистора равном $+5$ В к выходу можно подключать входы ТТЛ, nМОП- и КМОП-логику с питанием от источника 5 В. Для управления КМОП-логикой с более высоким напряжением питания следует верхний вывод резистора подключить к источнику питания данной цифровой микросхемы.

Если требуется изменение выходного напряжения компаратора в пределах от $U_{\text{пит}}$ до $-U_{\text{пит}}$, выходной каскад включается по схеме эмиттерного повторителя (рис. 197 б). При этом заметно снижается быстродействие компаратора и происходит инверсия его входов.

Некоторые модели интегральных компараторов (например, AD790, MAX907) имеют внутреннюю неглубокую положительную обратную связь, обеспечивающую их переходной характеристике гистерезис с шириной петли, соизмеримой с напряжением смещения нуля.

На рис. 198,а приведена схема включения компаратора с открытым коллектором на выходе, переходная характеристика которой имеет гистерезис (рис. 195,б). Пороговые напряжения этой схемы определяются по формулам

$$U_{п1} = \frac{U_{оп} R_1}{R_1 + R_2}$$

$$U_{п2} = \frac{ER_1 + U_{оп}(R_2 + R_k)}{R_1 + R_2 + R_k}$$

Из-за несимметрии выхода компаратора петля гистерезиса оказывается несимметричной относительно опорного напряжения.




Рис. 197.

В заключение, перечислим некоторые особенности компараторов по сравнению с ОУ.

- Несмотря на то, что компараторы очень похожи на операционные усилители, в них почти никогда не используют отрицательную обратную связь, так как в этом случае весьма вероятно (а при наличии внутреннего гистерезиса - гарантировано) самовозбуждение компараторов.
- В связи с тем, что в схеме нет отрицательной обратной связи, напряжения на входах компаратора неодинаковы.
- Из-за отсутствия отрицательной обратной связи входное сопротивление компаратора относительно низко и может меняться при изменении входных сигналов.
- Выходное сопротивление компараторов значительно и различно

для разной полярности выходного напряжения.

Двухпороговый компаратор

Двухпороговый компаратор (или компаратор "с окном") фиксирует, находится ли входное напряжение между двумя заданными пороговыми напряжениями или вне этого диапазона. Для реализации такой функции выходные сигналы двух компараторов необходимо подвергнуть операции логического умножения (рис. 199,а). Как показано на рис. 199,б, на выходе логического элемента единичный уровень сигнала будет иметь место тогда, когда выполняется условие $U_1 < U_{вх} < U_2$, так как в этом случае на выходах обоих компараторов будут единичные логические уровни. Такой компаратор выпускается в виде ИМС mA711 (отечественный аналог - 521СА1).




Рис. 198.

Параметры компараторов

Основным динамическим параметром компаратора является время переключения $t_{п}$. Это промежуток времени от начала сравнения до момента, когда выходное напряжение компаратора достигает противоположного логического уровня. Время переключения измеряется при постоянном опорном напряжении, подаваемом на один из входов компаратора и скачке входного напряжения $U_{вх}$, подаваемого на другой вход. Это время зависит от величины превышения $U_{вх}$ над опорным напряжением. На рис. 200 приведены

переходные характеристики компаратора mA710 для различных значений дифференциального входного напряжения U_d при общем скачке входного напряжения в 100 мВ. Время переключения компаратора t_p можно разбить на две составляющие: время задержки t_z и время нарастания до порога срабатывания логической схемы t_n . В справочниках обычно приводится время переключения для значения дифференциального напряжения, равного 5 мВ после скачка.




Рис. 199.

9. Устройства и системы цифро-аналогово и аналого-цифрового преобразования сигналов

9.1. Введение

информация в вычислительную систему поступает в виде сигналов. Различные датчики преобразуют информацию о различных процессах в электрические сигналы. Для системы наиболее предпочтительной является представление сигнала в форме цифрового кода. Это можно объяснить рядом достоинств цифровой обработки сигналов:

- ♦ высокая помехоустойчивость – способность цифрового устройства выполнять свои функции в условиях воздействия внешних и внутренних мешающих колебаний (помех). Это связано с тем, что сигнал в цифровой форме представлен двумя уровнями напряжения, имеющими достаточно большую разность;

- ♦ простота обработки, хранения, передачи сигнала в цифровой форме гораздо проще, чем в аналоговой.

Главным недостатком работы с цифровыми сигналами является снижение быстродействия, но взамен его мы получаем увеличение точности обработки.

Цифровая обработка сигналов применяется в таких различных областях, как биомедицина, акустика, звуковая локация, радиолокация, сейсмология, связь, системы передачи данных, ядерная техника и многих других. Например, при анализе электроэнцефалограмм, электрокардиограмм, а также передаче и распознавании речи требуется выделять некоторые характерные параметры сигнала. Иногда же возникает необходимость отделения помехи типа шума от сигнала или приведения сигнала к виду, который наиболее удобен для пользователя. В качестве другого примера обработки сигналов можно привести случай, когда сигнал, передаваемый по каналу связи, подвергается различным искажениям и приемник компенсирует их.

Таким образом, возникает осязаемая потребность в наличии устройств, преобразующих сигнал из аналогового представления в цифровое и обратно, а также в понимании этих процессов.

9.2. Дискретизация сигналов. Теорема В.А. Котельникова. Критерий Н.А. Железнова, выбор шага квантования. дисперсия ошибки квантования, шум квантования. Закон распределения ошибки квантования. мера количества информации. Утверждение р. Хартли.

Исходный физический сигнал является непрерывной функцией времени. Такие сигналы, определенные во все моменты времени, называют аналоговыми (analog). Последовательность чисел, представляющая сигнал при цифровой обработке, является дискретным рядом (discrete series) и не может полностью соответствовать аналоговому сигналу. Числа, составляющие последовательность, являются значениями сигнала в отдельные (дискретные) моменты времени и называются отсчетами сигнала (samples). Как правило, отсчеты берутся через равные промежутки времени T , называемые периодом дискретизации (или интервалам, шагом дискретизации — sample time).

Величина, обратная периоду дискретизации, называется частотой дискретизации (sampling frequency): $f_d=1/T$. Соответствующая ей круговая частота определяется следующим образом: $\omega_d=2\pi/T$.

Процесс преобразования аналогового сигнала в последовательность отсчетов называется дискретизацией (sampling), а результат такого преобразования — дискретным сигналом.

При обработке сигнала в вычислительных устройствах его отсчеты представляются в виде двоичных чисел, имеющих ограниченное число разрядов. Вследствие этого отсчеты могут принимать лишь конечное множество значений и, следовательно, при представлении сигнала неизбежно происходит его округление. Процесс преобразования отсчетов сигнала в числа называется квантованием по уровню (quantization), а возникающие при этом ошибки округления — ошибками (или шумами) квантования (quantization error, quantization noise). Сигнал, дискретный во времени, но не квантованный по уровню, называется дискретным (discrete-time) сигналом. Сигнал, дискретный во времени и квантованный по уровню, называют цифровым (digital) сигналом. Сигналы, квантованные по уровню, но непрерывные во времени, на практике встречаются редко. Разницу между аналоговыми, дискретными и цифровыми сигналами иллюстрирует рис. 201.




Рис. 200.

Процесс преобразования аналогового сигнала в цифровой предполагает последовательное выполнение следующих операций:

1. выборка значений исходной аналоговой величины в некоторые наперед заданные дискретные моменты времени, т. е. дискретизация сигнала по времени;
2. квантование (округление до некоторых известных величин)

полученной в дискретные моменты времени последовательности значений исходной аналоговой величины по уровню;

3. кодирование — замена найденных квантованных значений некоторыми числовыми кодами.

Пусть задана некоторая аналоговая зависимость $U(t)$. Для получения ее дискретного эквивалента $U(nT_d) = \{U(0), U(T_d), U(2T_d), \dots\}$ необходимо провести выборку ее значений в дискретные моменты времени nT_d , где $n = 0, 1, 2, \dots$ целое число. Постоянная величина T_d — носит название периода выборки или периода дискретизации, а сам процесс замены исходной аналоговой функции $U(t)$ некоторой дискретной функцией $U(nT_d)$ называется дискретизацией сигнала во времени. Следует отметить, что полученная дискретная функция $U(nT_d)$ относительно самого сигнала $U(t)$ носит по-прежнему аналоговый характер, так как может принимать бесконечное число различных значений.

Период дискретизации должен быть таким, чтобы было возможно восстановление непрерывной функции по ее отсчетам с допустимой точностью.

При выборе периода дискретизации можно воспользоваться теоремой В.А.Котельникова, согласно которой всякий непрерывный сигнал, имеющий ограниченный частотный спектр, полностью определяется своими дискретными значениями в моменты отсчета, отстоящие друг от друга на интервалы времени:

$$T_d = 1/2F_{\max},$$

где $F_{\max}$ — максимальная частота в частотном спектре сигнала.

Дискретизация по времени не связана с потерей информации, если частота дискретизации $f_d = 1/T_d$ в 2 раза выше максимальной частоты сигнала $F_{\max}$. Однако почти все сигналы, используемые на практике, имеют неограниченный по частоте спектр, поэтому теорема Котельникова учитывает лишь 90% спектра сигнала. Для неограниченного по частоте спектра частоту дискретизации увеличивают в 2-3 раза:

$$f_d = (2 \div 3) * 2 F_{\max} = (4 \div 6) F_{\max}$$

Для устранения недостатка теоремы Котельникова применяют критерий Железнова (выполняется для случайных сигналов, имеющих конечную длительность T и неограниченный частотный спектр), в соответствии с которым рекомендуется принимать период дискретизации T_d , равный максимальному интервалу корреляции сигнала τ_0 , т.е.

$$T_d = \tau_0$$

Параметр τ_0 характеризует такой промежуток времени, в пределах которого отдельные значения случайного процесса можно считать статистически зависимыми (коррелированными). Таким образом, исходный непрерывный сигнал заменяется совокупностью $W = T/\tau_0$ некоррелированных отсчетов (выборок), следующих с частотой

$$f_d = 1/T_d = 1/\tau_0.$$

Кроме временной дискретизации необходимо производить еще квантование выборочных значений сигнала. Поскольку математической моделью непрерывного сигнала является случайный процесс $U(t)$, мгновенные значения сигнала $U_k = U(t_k)$ представляют собой случайную величину. Диапазон ее изменения, называемый непрерывной шкалой мгновенных значений сигнала, ограничен значениями $U_{\min}$ и $U_{\max}$, что отражает условие физической реализуемости сигнала. Непрерывную шкалу мгновенных значений $U_{\max} - U_{\min}$ сигнала разбивают на m уровней. Отличительной особенностью дискретизации по уровню является замена непрерывной шкалы уровней сигнала $U(t)$ дискретной шкалой $\bar{U}_k \{ k = 1, 2, \dots, M \}$, в которой различные значения сигнала отличаются между собой на некоторое фиксированное (или выбираемое в процессе квантования) значение ΔU , называемое *шагом квантования*. Таким образом, квантование представляет собой округление мгновенных значений преобразуемого сигнала. При равномерном квантовании ($\Delta U = \text{const}$) число разрешенных дискретных уровней составляет

$$m = \frac{U_{\max} - U_{\min}}{\Delta U}$$

Чем больше шаг квантования, тем больше получается ошибка – шум

квантования:


$$\xi(U) = U_k - \bar{U}_k.$$

Если в результате квантования любое из мгновенных значений сигнала $U(t)$ оказалось в интервале

$$(\bar{U}_k - \Delta U/2 ; \bar{U}_k + \Delta U/2),$$

то оно округляется до $\bar{U}$, а возникающая при этом ошибка

$$|\xi(U)|_{\max} = \Delta U/2.$$



На практике ΔU выбирают следующим методом. Полагают ошибку квантования $\xi(U)$ случайной величиной, подчиненной равномерному закону распределения. Плотность вероятности $f(\xi)$ для случайной величины ξ принимает

значение внутри интервала $(-\Delta U/2 ; +\Delta U/2)$ и равна нулю вне этого интервала.

Дисперсия $D[\xi]$ ошибки квантования ξ определяется как

$$D[\xi] = \int_{-\Delta U/2}^{\Delta U/2} \xi^2 f(\xi) d\xi = \frac{(\Delta U)^2}{12}$$

$$\Delta U = \sqrt{12D[\xi]}$$

Для выполнения последней операции необходимо выбрать некоторый код $K = \{K_1, K_2, \dots\}$, способный отображать не менее $(N+1)$ -го значения, и каждому дискретному значению $\bar{U}_k$ поставить в соответствие некоторый код K_i . В простейшем случае в качестве кода может быть использована последовательность чисел, соответствующих порядковым номерам уровней квантования. При таком выборе кода функция $U(t)$ может быть заменена последовательностью десятичных чисел: $K_n = \{0, 1, 3, 4, 4, 5, 4, 4, 3, 2, 2\}$, или в двоичной форме $K_n = \{000, 001, 011, 100, 100, 101, 100, 100, 011, 010, 010\}$.

Р.Хартли предложил в качестве меры количества информации

использовать логарифм числа возможных сообщений

$$I = W \log_a m ,$$

Согласно этому логарифму, количество информации в дискретном сигнале зависит от числа отсчётов $W = T/\tau_0$ и от числа уровней квантования m .

Часто принимают $a = 2$, при этом значение I измеряется в битах.

Количество информации, приходящееся на один отсчет сигнала, называют удельной информативностью сигнала, или энтропией сигнала

$$H = I/W .$$

Энтропия является мерой неопределенности исследуемого процесса.

9.3. Узлы цифроаналоговых средств сопряжения

Любая система, использующая цифровые методы обработки информации, должна содержать устройства взаимного преобразования аналоговых и цифровых сигналов. Роль таких устройств выполняют аналого-цифровые и цифро-аналоговые преобразователи (АЦП и ЦАП).

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ — устройство, предназначенное для преобразования непрерывно изменяющейся во времени аналоговой физической величины в эквивалентные ей значения числовых кодов (рис. 202).




Рис. 201.

В основу классификации (рис. 203) АЦП положен признак, указывающий на то, как во времени разворачивается процесс преобразования аналоговой величины в цифровую. В основе преобразования выборочных значений сигнала

в цифровые эквиваленты лежат операции квантования и кодирования. Они могут осуществляться с помощью либо последовательной, либо параллельной, либо последовательно-параллельной процедур приближения цифрового эквивалента к преобразуемой величине.




Рис. 202.

ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ — устройство, предназначенное для преобразования входной величины, представленной последовательностью числовых кодов, в эквивалентные им значения заданной физической величины (рис. 204).




Рис. 203.

Схемотехника цифроаналоговых преобразователей весьма разнообразна. На рис. 205 представлена классификационная схема ЦАП по схематехническим

признакам. Кроме этого, ИМС цифроаналоговых преобразователей классифицируются по следующим признакам:

- ♦ по виду выходного сигнала: с токовым выходом и выходом в виде напряжения;
- ♦ по типу цифрового интерфейса: с последовательным вводом и с параллельным вводом входного кода;
- ♦ по числу ЦАП на кристалле: одноканальные и многоканальные;
- ♦ по быстродействию: умеренного и высокого быстродействия.




Рис. 204.

9.4. Основные характеристики ЦАП и АЦП

Рассмотрим основные электрические характеристики ЦАП и АЦП. Они подразделяются на статические, которые задают конечную точность преобразования, и динамические, характеризующие быстродействие данного класса устройств. Статические характеристики преобразователей определяются видом характеристики преобразования, которая устанавливает соответствие между значениями аналоговой величины и цифрового кода. Рассмотрим их подробнее.

ЧИСЛО РАЗРЯДОВ (b) — число разрядов кода, отображающего исходную аналоговую величину, которое может формироваться на выходе АЦП или подаваться на вход ЦАП. При использовании двоичного кода под b

понимают двоичный логарифм от максимального числа кодовых комбинаций (уровней квантования) на выходе АЦП или входе ЦАП.

АБСОЛЮТНАЯ РАЗРЕШАЮЩАЯ СПОСОБНОСТЬ — средние значения минимального изменения сигнала на выходе ЦАП (α), или минимального изменения входного сигнала АЦП (m), обусловленные увеличением или уменьшением его кода на единицу.

Значение абсолютной разрешающей способности является мерой измерения всех основных статических характеристик данного класса устройств и часто обозначается как ЕМР (единица младшего разряда), или просто МР (младший разряд).

АБСОЛЮТНАЯ ПОГРЕШНОСТЬ ПРЕОБРАЗОВАНИЯ В КОНЕЧНОЙ ТОЧКЕ ШКАЛЫ (δF_s) — отклонение реальных максимальных значений входного для АЦП (U_{IRN}) и выходного для ЦАП (U_{ORN}) аналоговых сигналов от значений, соответствующих конечной точке идеальной характеристики преобразования (U_{IRNmax} и U_{ORNmax}). Применительно к АЦП наличие δF_s означает, что максимальный выходной код будет сформирован на выходе устройства при входном сигнале ($U_{вх} = U_{IRNmax} - F_s$). По аналогии для ЦАП можно сказать, что при подаче на вход максимального кода его выходное напряжение будет отличаться от U_{ORNmax} на величину F_s . Обычно δF_s измеряется в ЕМР. В технической литературе δF_s иногда называют мультипликативной погрешностью.

Напряжение смещения нуля U_0 — для АЦП — это напряжение ($U_{вх0}$), которое необходимо приложить к его входу для получения нулевого выходного кода. Для ЦАП — это напряжение, присутствующее на его выходе ($U_{вых0}$) при подаче на вход нулевого кода. Величина U_0 обычно выражается в ЕМР.

НЕЛИНЕЙНОСТЬ (δL) — отклонение действительной характеристики преобразования от оговоренной линейной. Т.е. это разность реального напряжения, соответствующего выбранному значению кода, и напряжения, которое должно соответствовать этому коду в случае идеальной характеристики преобразования устройства. Для ЦАП это напряжение измеряется относительно центров ступеней указанных характеристик. В

качестве оговоренной линейной характеристики используют либо прямую, проведенную через точки 0, $U_{\max}$, либо прямую, обеспечивающую минимизацию δL , например, среднеквадратическое отклонение всех точек которой от реальной характеристики минимально. Величину δL измеряют в ЕМР ($\delta L = \delta' L/h$) или процентах ($L = 100 \cdot \delta' L_{\max}$), где $\delta' L$ — абсолютное значение нелинейности. В справочной литературе обычно задается максимально возможная величина δL .

ДИФФЕРЕНЦИАЛЬНАЯ НЕЛИНЕЙНОСТЬ (δL_d). Это отклонение действительного шага квантования $\delta' L_d$ от его среднего значения (h). Величина $\delta' L_d$ измеряется либо в ЕМР [$\delta L_d = (\delta' L_d - h)/h$], либо в процентах $\delta L_d = (\delta' L_d - h) \cdot 100/U_{\max}$.

Величина дифференциальной нелинейности однозначно связана с понятием монотонности характеристик ЦАП и АЦП. Если $|\delta L_d| > 1 \text{ ЕМР}$, то приращение выходного сигнала в данной точке характеристики может быть как положительным, так и отрицательным. В последнем случае характеристика преобразования перестает быть монотонной.

Динамические свойства ЦАП и АЦП обычно характеризуют следующими параметрами:

- 1) **МАКСИМАЛЬНАЯ ЧАСТОТА ПРЕОБРАЗОВАНИЯ ($f_{\max}$)** — наибольшая частота дискретизации, при которой заданные параметры соответствуют установленным нормам;
- 2) **ВРЕМЯ УСТАНОВЛЕНИЯ ВЫХОДНОГО СИГНАЛА ($t_{\text{уст}}$)** — интервал от момента заданного изменения кода на входе ЦАП до момента, при котором выходной аналоговый сигнал окончательно войдет в зону заданной ширины, симметрично расположенную относительно установившегося значения (рис. 206). Обычно ширина этой зоны задается равной 1ЕМР. Отсчет времени $t_{\text{уст}}$ ведется от момента достижения входным сигналом значения половины логического перепада.

$$|U_{\text{вых}} - U_{\text{пш}}| = d/2$$

3) **СКОРОСТЬ НАРАСТАНИЯ** – максимальная скорость изменения $U_{\text{вых}}(t)$ во время переходного процесса. Определяется как отношение приращения $\Delta U_{\text{вых}}$ ко времени t , за которое произошло это приращение. Обычно указывается в технических характеристиках ЦАП с выходным сигналом в виде напряжения. У ЦАП с токовым выходом этот параметр в большой степени зависит от типа выходного ОУ.




Рис. 205.

9.5. Схема выборки-хранения. Микроэлектронные цифроаналоговые и аналого-цифровые преобразователи. Цифроаналоговые преобразователи с взвешенными сопротивлениями. ЦАП на основе резистивной матрицы R-2R.

Схема выборки-хранения

В тех случаях, когда аналоговый сигнал на входе АЦП изменяется с большой скоростью, за время преобразования может произойти существенное изменение входного напряжения. Получаемое при этом на выходе АЦП числовое значение не будет соответствовать значению входного сигнала в тактовый момент времени. Устранение этого явления достигается использованием так называемой схемы выборки-хранения (рис. 207), на которой Кл – ключ. Элементом памяти схемы является конденсатор C , подключаемый на время работы к источнику сигнала. Эта схема производит из входного напряже-

ния выборку значения, соответствующего тактовому моменту времени, и хранит эту выборку неизменной в течение времени, необходимого для ее преобразования в числовую форму.




Рис. 206.

К важнейшим характеристикам устройства выборки-хранения (УВХ) относятся: *время выборки* – время от момента подачи сигнала на выборку до момента установления выходного сигнала; *апертурное время* – интервал времени между моментом подачи сигнала на хранение и моментом завершения аналого-цифрового преобразования, *скорость разрушения информации* – изменение выходного напряжения вследствие разряда запоминающей емкости; *сквозная передача* – часть входного сигнала вследствие конечного сопротивления и разомкнутого ключа передается на выход.

УВХ имеет два устойчивых режима работы: выборки и хранения. В режиме выборки выходной сигнал УВХ $U_{\text{ВЫХ}}$ с максимально возможной скоростью достигает значения преобразуемого сигнала $U_{\text{ВХ}}$ и затем отслеживает его до тех пор, пока не придет команда на хранение. С этого момента УВХ будет хранить на входе мгновенное значение преобразуемого входного сигнала.

Время выборки ограничено снизу постоянной времени цепи заряда $\tau_3 = R_3 C$ и требуемой точностью запоминания, а сверху – скоростью изменения запоминаемого аналогового сигнала. Сопротивление цепи заряда $R_3 = R_{\text{ВЫХ}} + R_{\text{О.КЛ.}}$, где $R_{\text{ВЫХ}}$ – выходное сопротивление источника сигнала; $R_{\text{О.КЛ.}}$ – сопротивление открытого ключа.

На практике время выборки несколько меньше расчетного за счет нелинейного режима источника сигнала в начальный момент заряда.

Когда устройство переходит в режим хранения, некоторая часть заряда

утекает с конденсатора C через межэлектродную емкость ключа. Связанное с этим зарядом изменение напряжения на конденсаторе называют погрешностью сдвига уровня. В течение апертурного времени амплитуда запоминаемого сигнала не определена, поэтому в зависимости от требуемой точности запоминания и максимальной частоты переключаемого сигнала на апертурное время накладывают ограничения. Например: $f_{\max} = 10$ Гц, $\delta = 0.4\%$, $t_a = 100$ мкс.

В режиме хранения максимальная длительность времени хранения сигнала ограничивается сверху разрядом конденсатора C , обусловленным входным током операционного усилителя, дрейфом нуля усилителя, конечным значением входного сопротивления операционного усилителя, токами утечки ключа.

ЦАП с двоично-взвешенными сопротивлениями

Рассмотрим схему ЦАП с двоично-взвешенными сопротивлениями, представленную на рис. 208. Для построения схемы предусмотрены источник опорного напряжения $U_{\text{оп}}$, электронные ключи $K_{л0}-K_{л_{n-1}}$, управляемые по сигналам цифрового кода A_0-A_{n-1} , матрица резисторов с двоично-взвешенными номиналами ($R, 2R, 4R, \dots, 2^{n-1}R$) и суммирующий усилитель на основе операционного усилителя (ОУ) для получения аналогового выходного сигнала $U_{\text{вых}}$.




Рис. 207.

Регистр, который обычно является внешним устройством по отношению к ЦАП, вырабатывает двоичный код N , состоящий из n двоичных разрядов:

$N = A_{n-1} 2^{n-1} + A_{n-2} 2^{n-2} + \dots + A_1 2 + A_0 = \sum A_i 2^i$, $i=0 \div n-1$, где A_i -коэффициент, имеющий значение 1 или 0.

Каждый i -й разряд управляется ключом $K_{\text{Л}i}$, который подключается к источнику опорного напряжения $U_{\text{оп}}$, когда $A_i = 1$, или к общей шине, когда, $A_i = 0$. Сопротивления резисторов, соединенных с ключами, таковы, что обеспечивается пропорциональность протекающего в них тока двоичному весу соответствующего разряда входного кода. Сопротивление резистора в старшем знаковом разряде (СЗР) имеет значение R , сопротивление следующего резистора $2R$ и т.д. до сопротивления резистора в младшем знаковом разряде (МЗР), значение которого $2^{n-1} R$. Следовательно, ток, протекающий на входе ОУ

$$I = A_{n-1} U_{\text{оп}}/R + A_{n-2} U_{\text{оп}}/2R + \dots + A_1 U_{\text{оп}}/2^{n-2} R + A_0 U_{\text{оп}}/2^{n-1} R .$$

Соответственно выходное напряжение ЦАП

$$U_{\text{вых}} = -IR_{\text{ос}} = \frac{-U_{\text{оп}} R_{\text{ос}}}{2^{n-1} R} \cdot \sum A_i 2^i, i = (0 \div n-1) \text{ пропорционально взвешенному}$$

коду, у которого единичное значение принимают разряды, соответствующие ключам, связанным с источником $U_{\text{оп}}$. Максимальное выходное напряжение имеет место, когда все разряды примут значение 1:

$$U_{\text{max}} = | U_{\text{оп}}(2^n - 1)R_{\text{ос}}/2^{n-1} R |$$

Существенным недостатком ЦАП с двоично-взвешенными сопротивлениями является необходимость получения широкого диапазона тщательно согласованных номиналов резисторов от R до $2^{n-1}R$, что усложняет технологию производства таких ЦАП в микроэлектронном исполнении.

ЦАП на основе резистивной матрицы К-2К

Значительное распространение получили ЦАП, построенные с последовательно-параллельной цепочкой резисторов R - $2R$ (рис. 208), которая исключает эти сложности, благодаря наличию дополнительного резистора в каждом разряде. Так как эта матрица резисторов является линейной цепью, ее работу можно проанализировать методом суперпозиции, т.е. вклад в выходное напряжение от каждого разряда рассчитать независимо друг от друга. Вклады от каждого разряда суммируются для получения на выходе ЦАП результата в виде напряжения.




Рис. 208.

Рассмотрим работу ЦАП, если ключ K_{Ln-1} старшего разряда подключен к источнику опорного напряжения $U_{оп}$, а все остальные ключи замкнуты на общую шину. Эквивалентное сопротивление цепи справа от узла M_{n-1} также равно $2R$.

Для рассматриваемого случая эквивалентная схема матрицы представлена на рис. 210.

Ток, вызванный источником опорного напряжения $U_{оп}$ в узле M_{n-1} делится пополам (рис. 210,а), обеспечивая на выходе ОУ напряжение:

$$U_{вых(n-1)} = -\frac{1}{2} I R_{oc}$$

Замечательным свойством цепочки $R-2R$ является то, что в любом из узлов

цепочки выходное сопротивление равно R . Например, в узле M_0 выходное сопротивление определяется параллельным сопротивлением двух резисторов с номиналами $2R$, т.е. равно R . В узле M_{n-1} выходное сопротивление также будет равно значению R , т.к.

$$(2R \parallel 2R) + R \parallel 2R = R$$

Учитывая это соотношение можно записать:

$$U_{\text{вых}(n-1)} = -\frac{U_{\text{оп}}}{2R} R_{\text{oc}} = -\frac{U_{\text{оп}}}{2}$$

Рассмотрим работу ЦАП, если ключ K_l подключен к источнику опорного напряжения $U_{\text{оп}}$, а все остальные ключи замкнуты на общую шину (рис. 210,б).

Так как ток $I/2$ в узле M_{n-2} для этого случая снова делится пополам, получаем выходное напряжение ЦАП, обусловленное разрядом $(n-2)$:

$$U_{\text{вых}(n-2)} = -\frac{1}{4} I R_{\text{oc}} = -\frac{U_{\text{оп}}}{4R} R_{\text{oc}} = -\frac{U_{\text{оп}}}{4}$$

Так как с остальными разрядами происходят аналогичные преобразования, то можно записать окончательное значение выходного напряжения:

$$U_{\text{вых}} = -\frac{U_{\text{оп}} R_{\text{oc}}}{R 2^n} \sum A_i 2^i$$

Так как ток $I/2$ в узле M_{n-2} для этого случая снова делится пополам, получаем выходное напряжение ЦАП, обусловленное разрядом $(n-2)$:

$$U_{\text{вых}(n-2)} = -\frac{1}{4} I R_{\text{oc}} = -\frac{U_{\text{оп}}}{4R} R_{\text{oc}} = -\frac{U_{\text{оп}}}{4}$$




Рис. 209.

Поскольку с остальными разрядами происходят аналогичные преобразования, то можно записать окончательное значение выходного напряжения:

$$U_{\text{вых}} = -\frac{U_{\text{оп}} R_{\text{oc}}}{R 2^n} \sum A_i 2^i$$

Таким образом, выходное напряжение ЦАП пропорционально сумме напряжений со своими весами, обусловленных теми ключами, которые подключены к источнику $U_{\text{оп}}$.

В рассмотренной схеме ЦАП используется токовый режим работы суммирующего элемента, т.е. ОУ выполняет суммирование токов. Соответственно формирование разрядных токов осуществляется с помощью ключей, коммутирующих токи (токовых ключей).

Существует ЦАП, использующий режим работы суммирующего элемента, близкий к холостому ходу (ОУ суммирует напряжения) (рис. 211). По сравнению с рис. 209 здесь используется обратное включение входа и выхода матрицы R-2R. Преимуществом той схемы является возможность работы ЦАП без выходного ОУ. При неизменном сопротивлении нагрузки последнее сказывается

только на масштабе $U_{\text{вых}}$ и не создаёт погрешностей в выходном напряжении. Однако ввиду существенной разницы потенциалов между контактами ключей, коммутирующих напряжение, а также ввиду относительно большой ёмкости между элементами в схемах с такими ключами возникают длительные переходные процессы, уменьшающее быстродействие ЦАП. Поэтому в ЦАП используют токовые ключи, потенциалы между контактами которых близки к нулю и, следовательно, переходные процессы протекают быстрее. По таким схемам (рис. 209) реализованы серийно выпускаемые ИМС 10- и 12-разрядных ЦАП К572ПА1, К572ПА2 с временем преобразования соответственно 5 и 15 мкс.




Рис. 210.

Ключи преобразователя с суммированием напряжений на резисторной матрице могут быть выполнены по схеме, представленной на рис. 212,а. Транзисторы $VT1$ и $VT2$ управляются напряжениями с выходов триггера.

Выход схемы подключается к резисторной матрице.




Рис. 211.

Пусть триггер находится в состоянии 1. На его инверсном выходе низкий потенциал и транзистор VT2, на базу которого поступает этот потенциал, закрыт. На прямом выходе триггера напряжение высокого уровня. Оно поступает на вход транзистора VT1 и удерживает его в открытом состоянии. Через открытый транзистор VT1 в резисторную матрицу подается напряжение, близкое к E. Если триггер находится в состоянии 0, закрыт транзистор VT1, а через открытый транзистор VT2 в резисторную матрицу поступает напряжение низкого уровня. Таким образом, реализованное по данной схеме устройство выполняет роль двух ключей в разряде преобразователя.

В преобразователе с суммированием токов не обязательно стремиться к малому сопротивлению открытого ключа. В этом преобразователе, может быть использован диодный переключатель, схема которого представлена на рис. 121,б. Если триггер находится в состоянии 0, высокое напряжение, поступающее с инверсного выхода триггера, удерживает диод VD2 в открытом состоянии. Ток источника замыкается через диод VD2 и триггер. Если триггер находится в состоянии 1, диод VD2 закрыт и ток I замыкается через диод VD1 и резисторную матрицу.

ЦАП с резистивными матрицами R-2R, в отличие от ЦАП с двоично-взвешенными резисторами, не требуют широкого диапазона номиналов и поэтому легко реализуются полупроводниковой интегральной технологией. Матрицы R-2R занимают меньшую площадь на поверхности кристалла и позволяют снизить до минимума паразитные емкости и индуктивности

резисторов и соединительных проводников. Однако такие преобразователи также имеют недостатки. Наиболее существенный – сильное влияние на точность преобразования нестабильности сопротивлений ключей в замкнутом состоянии, что снижает временную и температурную стабильность их характеристик.

9.6. Аналого-цифровые преобразователи (АЦП) последовательного преобразования. АЦП поразрядного уравнивания. АЦП двойного интегрирования

АЦП последовательного преобразования

Типичная схема последовательного АЦП последовательного преобразования представлена на рисунке 213.




Рис. 212.

Импульс начала цикла преобразования (импульс запуска) подключает счетчик СТ2 к выходу генератора импульсов ГИ. Так как разряды счетчика соединены с разрядами ЦАП, то напряжение на выходе последнего $U_{\text{цап}}$ увеличивается по ступенчатому пилообразному закону (рис. 214), причем значение ступени соответствует ЕМР АЦП. Процесс преобразования заканчивается, когда напряжение $U_{\text{цап}}$ сравняется с входным напряжением $U_{\text{вх}}$. При этом компаратор К прекращает поступление счетных импульсов на счетчик

и осуществляет считывание с него выходного кода N , представляющего цифровой эквивалент входного напряжения в момент окончания преобразования.

Статическая погрешность преобразования определяется в основном суммарной статической погрешностью используемых ЦАП и компаратора.




Рис. 213.

Быстродействие рассматриваемого АЦП, характеризуемое временем преобразования, определяется числом разрядов n и частотой счетных импульсов $f_{сч}$. Время преобразования АЦП данного типа является переменным и определяется уровнем входного напряжения. Максимальное время преобразования, соответствующее максимальному входному напряжению:

$$t_{пр\ max} = (2n-1)\Delta t_{сч},$$

где $\Delta t_{сч} = 1/f_{сч}$ - период следования счетных импульсов.

Так как число разрядов АЦП задается, время преобразования определяется частотой (периодом) счетных импульсов. Минимальный период импульсов $t_{сч\ min}$ необходимо выбирать из условия установления за это время всех переходных процессов с заданной погрешностью. Для схемы рис. 213:

$$t_{сч\ min} = t_{сч} + t_{цап} + t_{тр} + t_{к} + t_{л}, \text{ где}$$

$t_{сч}$ - максимальное время установления (для самого неблагоприятного случая) переходного процесса в счетчике;

$t_{цап}$ - время установления ЦАП;

$t_{тр}$ - время включения управляющего триггера;


$t_{к}, t_{л}$ - времена включения компаратора и логической схемы.

При работе без УВХ динамическая погрешность определяется временем преобразования АЦП, которое в данном случае играет роль апертурного времени. Учитывая невысокое быстродействие, АЦП данного типа без УВХ пригодны для работы только с медленно меняющимися сигналами, которые за цикл преобразования изменяются не более чем на значение шага квантования.

АЦП двойного интегрирования

АЦП интегрирующего типа используют в процессе преобразования операцию интегрирования входного сигнала за фиксированный интервал времени, позволяет повысить помехоустойчивость.

Одним из наиболее распространенных вариантов такого преобразователя является АЦП двухтактного интегрирования (рис. 215). Полный цикл его работы состоит из двух тактов. В первом импульс запуска, воздействуя на триггер $T_{Г1}$, открывает ключ $K_{Л1}$, после чего преобразуемый сигнал $U_{вх}$ подается на вход интегратора. На один вход компаратора подается выходное напряжение интегратора $U_{инт}$, на другой - нулевое напряжение. Так как в начальный момент времени t_1 (рис. 216) напряжение интегратора равно нулю, компаратор срабатывает и перебрасывает триггер $T_{Г3}$ в состояние 1, в результате чего открывается элемент "И" и импульсы генератора ГИ начинают поступать на счетчик Сч.



Интегрирование напряжения $U_{вх}$ производится за фиксированный интервал времени

$$T = t_2 - t_1 = M \Delta t_{сч} = 2^n \Delta t_{сч},$$

где $M = 2^n$ - коэффициент пересчета счетчика.

Выходное напряжение интегратора на интервале времени (t_1, t_2) изменяется по закону




Рис. 215.

Конец интервала T фиксируется счетчиком, который в момент времени t_2 выдает импульс переполнения, поступающий на триггеры $TГ_1$ и $TГ_2$. При этом ключ $Кл_1$ закрывается, ключ $Кл_2$ открывается и начинается второй такт работы преобразователя. На вход интегратора теперь поступает опорное напряжение $U_{оп}$, имеющее обратную полярность по отношению к $U_{вх}$. Начиная с момента времени t_2 счетчик вновь заполняется импульсами с генератора импульсов ГИ, а напряжение на входе интегратора уменьшается по закону

$$U_{инт} = U_{инт}(t_2) - 1/RC \int U_{оп} dt,$$

причем в момент времени t_3 $U_{инт}$ становится равным нулю. Компаратор возвращается в исходное положение и по инверсному выходу перебрасывает триггеры $TГ_2$ и $TГ_3$ в нулевое состояние. При этом напряжение $U_{оп}$ отключается от входа интегратора, а сигнал с выхода $TГ_3$ запрещает подачу импульсов ГИ на счетчик. В результате в счетчике фиксируется числовой код

$$N = T_x / \Delta t_{\text{сч}}, \text{ где } T_x = t_3 - t_2.$$

В результате получаем

$$U_{\text{вх}} T = U_{\text{оп}} T_x,$$

где $U_{\text{вх}}$ - среднее значение входного сигнала $U_{\text{вх}}(t)$ на интервале времени (t_1, t_2) . Конечная формула:

$$N = T_x / \Delta t_{\text{сч}} = U_{\text{вх}} T / U_{\text{оп}} \Delta t_{\text{сч}} = 2 U_{\text{вх}} / U_{\text{оп}},$$

т.е. выходной код АЦП пропорционален входному напряжению (его среднему значению).

Интегрирование входного сигнала в рассмотренном АЦП приводит к его усреднению и сглаживанию (ослаблению) всех быстрых по сравнению с временем интегрирования T помех, наводок и шумов.

Высокая помехоустойчивость АЦП интегрирующего типа обусловлена тем, что интеграл от синусоидального сигнала за время, равное или кратное его периоду, равен нулю:

$$\int_{t_1}^{t_2} \sin(\omega t + \varphi) dt = 0, \text{ если } t_2 - t_1 = kT_0, \text{ где } k = 1, 2, 3, \dots; T_0 = 2\pi/\omega$$

Использование двухтактного интегрирования позволяет компенсировать ряд составляющих статической погрешности, вызванных нестабильностью порога срабатывания компаратора и постоянной времени интегратора.

Быстродействие данного АЦП невелико, при заданном числе разрядов оно определяется частотой счетных импульсов $f_{\text{сч}} = 1/t_{\text{сч}}$. Выбор последней ограничивается в основном временем включения компаратора.

АЦП поразрядного уравнивания

АЦП с поразрядным уравниванием АЦП нашли самое широкое распространение. АЦП характерны такие свойства, как большое число уровней квантования (до 14 двоичных разрядов), среднее быстродействие (10^5 - 10^6 преобразований в секунду). Существенным недостатком АЦП ПУ являются большие значения дифференциальной и интегральной нелинейностей (0.5 - 1 цены МЗР).

соответствующее коду двух старших разрядов РПП, которое также может быть меньше или больше входного напряжения и во второй разряд РПП запишется "0" или "1" в зависимости от выходного состояния компаратора;

- ♦ далее происходит последовательное опробирование каждого следующего разряда РПП и последовательное сравнение входного напряжения и напряжения с ЦАП. После опроса младшего (последнего) разряда с РПП появляется сигнал "Конец преобразования" (КП), а в РПП будет записан код, соответствующий входному напряжению с погрешностью, равной $\pm 1/2$ цены младшего значащего разряда;

- ♦ по сигналу "КП" схема управления вырабатывает сигнал "Запись" на регистр хранения и данные переносятся в RG. После этого цикл измерений повторяется по сигналу "Пуск" со схемы управления.

9.7. АЦП параллельного преобразования

Простейшая схема трехразрядного параллельного АЦП дана на рис. 218. Преобразователи этого типа осуществляют одновременное квантование сигнала с помощью набора компараторов, включенных параллельно источнику входного сигнала. Пороговые уровни компараторов устанавливаются с помощью резистивного делителя, подключенного к источнику опорного напряжения $U_{оп}$, в соответствии с используемой шкалой квантования. Число уровней квантования, а соответственно число компараторов для n -разрядного АЦП равно $2^n - 1$.




Рис. 217.

При подаче на такой набор компараторов сигнала $U_{вх}$ на их выходах имеет место квантованный сигнал, представленный в унитарном коде. Так, например (см. рис. 5.1), если входное напряжение не выходит за пределы диапазона от $2.5\Delta U$ до $3.5\Delta U$ (ΔU - шаг квантования), то компараторы с первого по третий устанавливаются в состояние 1, а компараторы с четвертого по седьмой - в состояние 0. Для преобразования унитарного кода в двоичный используется соответствующее кодирующее устройство.

Состояния данного кодирующего устройства (для трехразрядного АЦП) показаны в табл. 20

Таблица 20

Входное напряжение	Состояние компараторов	Выходной двоичный код
$U_{вх}$	K7 K6 K5 K4 K3 K2 K1	A2 A1 A0

0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	1	0	0
2	0	0	0	0	0	1	1	0	1	0
3	0	0	0	0	1	1	1	0	1	1
4	0	0	0	1	1	1	1	1	0	0
5	0	0	1	1	1	1	1	1	0	1
6	0	1	1	1	1	1	1	1	1	0
7	1	1	1	1	1	1	1	1	1	1

Входное напряжение $U_{вх}$ дано в условных единицах.

Основным вопросом, возникающим при проектировании параллельных АЦП, является выбор компараторов и кодирующего устройства, от которых зависят точность, быстродействие, а также надежность работы преобразователя. В схеме рис. 218 при преобразовании изменяющихся во времени входных сигналов могут возникнуть критические состязания, приводящие к сбоям в работе АЦП. Для борьбы с критическими состязаниями используются различные способы противогоночного кодирования и стробирования (тактирования).

Рассмотрим две схемы параллельных АЦП. В обеих схемах (рис. 219 и 220) используются стробируемые компараторы с памятью. При подаче на управляющие входы компараторов сигнала, равного 1 ($C=1$), они работают в режиме сравнения и усиления, а при подаче сигнала 0 ($C=0$) - в режиме запоминания.

В схеме рис. 219 выборка входного аналогового сигнала происходит после появления фронта стробирующего импульса C . Кодирование происходит с момента поступления на управляющий вход кодирующего устройства среза стробирующего импульса. Результат записывается в выходной буферный регистр с появлением фронта следующего стробирующего импульса. В данной схеме компараторы работают в режиме слежения и запоминания, т.е. кроме функции сравнения они выполняют функции устройств выборки и хранения. Таким образом, процесс квантования совмещается с процессом дискретизации,

а для запоминания выборочных значений $U_{вх}(t)$ используются цифровые устройства. Такие УВХ, в отличие от аналоговых, называют *цифровыми*.




Рис. 218.

Как следует из таблицы состояний кодирующего устройства, компараторы устанавливаются в состояние 1 по очереди - снизу вверх. Однако такая очередность не гарантирует при крутых фронтах (в данном случае - срезах) стробирующего импульса, так как из-за различия во временах задержки компараторы могут переключаться в любом порядке. Это переходное состояние при определенных неблагоприятных обстоятельствах (когда срез стробирующего импульса и фронт сигнала $U_{вх}(t)$ совпадают) может быть записано в память компараторов. Чтобы избежать этого, в параллельном АЦП, представленном на рис. 220, используется логическое устройство ЛУ осуществляющее выделение верхнего срабатывающего компаратора, а в качестве кодирующего устройства - постоянное запоминающее устройство ПЗУ, выполненное на диодной матрице и работающее только на считывание.




Рис. 219.

В этой схеме ЛУ преобразует прямые и инверсные выходные сигналы компараторов с памятью таким образом, что логическая 1 остается только на одной шине, соответствующей высшему (при отсчете снизу) номеру сработавшего компаратора. Этот сигнал позволяет считывать нужный результат из ПЗУ (выполнено на диодной матрице и работает только на считывание), которое имеет все возможные для данного АЦП кодовые комбинации.

В рассмотренных схемах для работы АЦП без сбоев необходимо, чтобы за время считывания t_c результатов с выходов компараторов входной сигнал $U_{вх}(t)$

изменился не более чем на значение шага квантования ΔU , т.е.

$$\Delta U \geq U_{\text{вх}}(t)t_{\text{с}}.$$

Параллельные АЦП обладают самым высоким быстродействием среди других типов АЦП, определяемым быстродействием компараторов и задержками в кодирующем устройстве. Недостатком их является необходимость в большом количестве компараторов. Так, для восьмиразрядного АЦП требуется 255 компараторов. Это затрудняет реализацию многоразрядных (свыше 6-8) АЦП в интегральном исполнении. Кроме того, точность преобразования ограничивается точностью и стабильностью компараторов и резистивного делителя. На основе этого способа строят наиболее быстродействующие АЦП со временем преобразования в пределах десятков и даже единиц наносекунд, но ограниченной разрядности (не более шести разрядов).

10. АКТИВНЫЕ ФИЛЬТРЫ

Усилители, имеющие избирательные свойства, условно подразделяют на фильтры низких и высоких частот, а также полосовые и режекторные (заграждающие). Фильтры *низких* и *высоких* частот соответственно пропускают только низкие или только высокие частоты, *полосовые* и *режекторные* обеспечивают пропускание и непропускание сигналов определённых частот.

Для получения у усилителей избирательных свойств в области низких частот (ниже 20 кГц) преимущественно применяют RC-цепи интегрирующего или дифференцирующего типа. Они включаются на входе или выходе дифференцирующего типа. Они включаются на входе или выходе усилителя и охватывают его частотно-зависимой обратной связью.

В области высоких частот в качестве фильтров низких частот широко применяют высокочастотные дроссели, а полосовые и режекторные фильтры выполняют на основе использования катушек индуктивности (LC-фильтры).

В отдельных случаях применяют *электрохимические* фильтры, которые относятся к числу полосовых и имеют резонансную частоту, равную частоте

собственных механических колебаний системы. Добротность таких фильтров обычно высокая (сотни - тысячи единиц), но перестройка частоты затруднена. Поэтому электромеханические фильтры в основном применяют в технике связи или радиовещании, где имеются стандартные определённые рабочие частоты.

Под *активными* фильтрами обычно принимают электронные усилители, содержащие RC-цепи, включенные так, что у усилителя появляются избирательные свойства. При их применении удаётся обойтись без громоздких, дорогостоящих и нетехнологичных катушек индуктивности и создать низкочастотные фильтры в микроэлектронном исполнении, в которых основные параметры могут быть изменены с помощью навесных резисторов и конденсаторов.

Простейшие фильтры высоких и низких частот показаны на рис.1.1,а,в. В них конденсатор, определяющий частотную характеристику, включён в цепь ОС.

Для фильтра высоких частот, который часто используется в качестве дифференцирующего устройства, коэффициент передачи

$$K(j\omega) = \frac{R_2}{R_1 + 1/(j\omega C_1)} = -\frac{R_2}{R_1} \frac{j\omega C_1 R_1}{1 + j\omega C_1 R_1}$$

Переходя к операторной записи, получим передаточную функцию

$$K(p) = -R_2 p \tau_1 / [R_1 (1 + p \tau_1)] ,$$

Где $t_1 = C_1 R_1$.

ЛАЧХ данного фильтра приведена на рис.220,б. Частоту сопряжения асимптот $\omega_1 \tau_1 = 1$, откуда

$$f_1 = \omega_1 / (2\pi) = 1 / (2\pi R_1 C_1) .$$

Для фильтра низких частот (рис. 220,в) аналогично рассмотренному имеем




Рис. 220.

$$K(j\omega) = -\frac{R_2 \parallel 1/(j\omega C_2)}{R_1} = -\frac{R_2}{R_1} \frac{1}{1 + j\omega C_2 R_2}$$

или в операторном виде

$$K(p) = -R_2 / [R_1(1 + p\tau_2)] ,$$

где $\tau_2 = C_2 R_2$.

ЛАЧХ фильтра низких частот показана на рис. 220, г. Так как на частоте сопряжения асимптот выполняется условие $\omega_2 \tau_2 = 1$, то частота сопряжения $f_2 = \omega_2 / (2\pi) = 1 / (2\pi C_2 R_2)$.

Передаточные функции приведённых простейших фильтров представляют собой уравнения первого порядка, поэтому и фильтры называются фильтрами *первого порядка*. Коэффициент усиления у них уменьшается с частотой на 20 дБ/дек.

При объединении фильтров низких и высоких частот (рис. 220, а, в) получается полосовой фильтр (рис. 221, а), имеющий ЛАЧХ (рис. 221, б).

Простейшие активные фильтры имеют малую крутизна спада ЛАЧХ, что

свидетельствует о плохих избирательных свойствах. Для улучшения избирательности нужно повышать порядок передаточных функций за счёт введения дополнительных RC-фильтров. На практике наиболее часто используют ОУ с цепями ОС, работа которых описывается уравнениями второго порядка. При необходимости повысить избирательность системы отдельные фильтры второго порядка включают последовательно.




Рис. 221.

Активные фильтры низких, высоких частот и полосовой фильтр второго порядка приведены на рис. 222,а,б,в. У них при соответствующем подборе номиналов резисторов и конденсаторов наклон асимптот 40 дБ/дек. Причём, как видно из рис. 222,а,б, переход от фильтра низких к фильтру высоких частот осуществляется заменой резисторов на конденсаторы, и наоборот. В полосовом фильтре имеются элементы фильтров низких и высоких частот. Передаточные функции этих фильтров соответственно равны:

$$K(p) = - \frac{1}{\frac{R_1}{R_3} + \frac{R_1 R_2}{R_1 + R_2} C_2 p + (R_1 + R_2) p + R_1 R_2 C_1 C_2 p^2} ;$$

$$K(p) = - \frac{R_1 R_2 C_1 C_2 p^2}{1 + R_1 (C_1 + C_2 + C_3) p + R_1 R_2 C_1 C_2 p^2}$$




Рис. 222.

$$K(p) = - \frac{\frac{R_2 R_3}{R_1 + R_2} C_1 p}{1 + \frac{R_1 R_2}{R_1 + R_2} (C_1 + C_2) p + \frac{R_1 R_2 R_3}{R_1 + R_2} C_1 C_2 p^2}$$

Для полосового фильтра рис. 222, в резонансная частота

$$\omega_0 = \sqrt{\frac{R_1 + R_2}{R_1 R_2 R_3 C_1 C_2}}$$

Для фильтров низких и высоких частот частоты, характеризующие «начало» среза или его окончание, равны

$$\omega_0 = \frac{1}{\sqrt{R_2 R_3 C_1 C_2}}$$

$$\omega_0 = \frac{1}{\sqrt{R_1 R_2 C_1 C_2}}$$

Вид их частотной характеристики зависит от параметров компонентов. Она может быть монотонно убывающей или возрастающей или иметь немонотонный вид и подъёмы вблизи частоты ω_0 .

Достаточно часто полосовые фильтры второго порядка реализуют с помощью мостовых цепей. Наиболее распространены двойные Т-образные

мосты, которые «не пропускают» сигнал на частоте резонанса (рис. 223,а) и мосты Вина, имеющие максимальный коэффициент передачи на резонансной частоте ω_0 (рис. 223,б).

Мостовые цепи включены в цепи отрицательной и положительной ОС. В случае двойного Т - образного моста глубина отрицательной ОС минимальна на частоте резонанса. Коэффициент усиления на этой частоте имеет максимальное значение. При использовании моста Вина на частоте резонанса получается максимальная глубина положительной ОС и наибольшее усиление. При этом для сохранения устойчивости глубина отрицательной ОС, созданной с помощью резисторов R_1 , R_2 , должна быть больше положительной. Если коэффициенты положительной и отрицательной ОС близки, то данный активный фильтр может иметь эквивалентную добротность $Q \approx 2000$.

Резонансную частоту двойного Т - образного моста при $R=R_2=R_3=R_4$ и $C=C_1=C_2=2C_3$ и моста Вина при $R_3=R_4=R$ и $C_1=C_2=C$ выбирают исходя из условия передачи моста Вина на частоте ω_0 равен $1/3$.

Для получения режекторного фильтра двойной Т- образный мост можно включить так, как показано на рис. 223,в, или мост Вина включить в цепь отрицательной ОС.




Рис. 223.

Если активный фильтр требуется перенастраивать в широких пределах, то обычно используют мост Вина, у которого резисторы R_3 и R_4 выполняют в виде сдвоенного переменного резистора.

С удешевлением и выпуском нескольких ОУ в одном корпусе начали широко применять несколько активных фильтров низких порядков, объединённых между собой в единую замкнутую систему. Пример построения

такого фильтра показан на рис. 223,г. В его состав входят сумматор на ОУ DA1 и два фильтра низких частот первого порядка на ОУ DA2, DA3. Сумматор и активные фильтры включены последовательно. Если $R_5 C_1 = R_6 C_2$, то частота сопряжения $f_0 = 1/(2\pi R_5 C_1) = 1/(2\pi R_6 C_2)$.

Асимптоты имеют наклон 40 дБ. дек (рис. 223,д,е,ж). В подобном сложном фильтре удаётся одновременно реализовать фильтры низких и высоких частот, а также полосовой фильтр, который имеет сравнительно низкую чувствительность к отклонениям параметров отдельных компонентов, что бывает важно при практической реализации избирательных устройств. Структура, близкая к разобранный, использована в микросхеме типа 284СС2.

В электронных цепях кроме рассмотренных используют *фазовые* фильтры. Они имеют не зависящий от частоты коэффициент передачи и пропорциональный ей фазовый сдвиг выходного сигнала. В качестве фазовых фильтров можно использовать фазосдвигающие устройства (рис. 223,а,б), работа которых рассмотрена ранее.

Наиболее важным его параметром является *групповое время задержки*, под ним понимают промежуток времени, на который сигнал задерживается фазовым фильтром: $t_{\text{зад гр}} = -\frac{d\phi}{d\omega}$. Групповое время задержки в общем случае меняется при изменении частоты сигнала и зависит от порядка уравнения, характеризующего математическую модель фильтра.

10.1.Аппроксимация характеристик активных фильтров

Активные фильтры состоят из ОУ, работающих в линейном режиме, и пассивных элементов. Передаточные функции таких цепей представляют собой отношение двух операторных полиномов. Аппроксимация характеристик активных фильтров сводится к выбору таких коэффициентов этих полиномов, которые обеспечивают наилучшее в этом или ином смысле приближение к желаемым амплитудно-частотной (АЧХ) или фазо-частотной (ФЧХ) характеристикам фильтра.

Наиболее широко применяются следующие типы активных фильтров, отличающихся друг от друга подходом к нахождению наилучшей аппроксимации: фильтры Баттерворта, Чебышева, инверсный Чебышева, эллиптический, Бесселя.

Идеальный фильтр нижних частот (ФНЧ) пропускает с одинаковым коэффициентом (равным, например, единице) колебания, частота которых лежит в диапазоне от нуля до некоторой частоты среза ω_c . Вне этого частотного диапазона идеальный фильтр имеет коэффициент передачи, равный нулю. Однако идеальный фильтр физически нереализуем.

В фильтре Баттерворта нормированная АЧХ имеет вид

$$|G(\bar{\omega})| = \frac{1}{\sqrt{\omega^{2n} + 1}},$$

Где $\bar{\omega} = \omega / \omega_c$ - относительная (безразмерная) частота; ω_c - частота среза; n - порядок фильтра.

Все производные функции описанной выше по частоте от первой до $(2n-1)$ -й включительно в точке $\omega = 0$ равны нулю. Поэтому фильтр Баттерворта называют фильтром с максимально плоской АЧХ.

В фильтре Чебышева аппроксимирующая функция выбирается так, чтобы в полосе пропускания фильтра получить отклонение его характеристики от идеальной, не превышающее некоторой заданной величины. За пределами же полосы пропускания фильтр должен иметь возможно меньший коэффициент передачи. При таких исходных условиях наилучшей оказывается аппроксимация вида

$$|G(\bar{\omega})|^2 = \frac{1}{1 + \varepsilon^2 T_n^2(\bar{\omega})},$$

где ε - некоторый постоянный коэффициент, определяющий неравномерность АЧХ фильтра в полосе пропускания, а T_n - полином Чебышева первого порядка.

В полосе пропускания квадрат АЧХ $|G(\bar{\omega})|^2$ фильтра Чебышева колеблется между уровнями, равными 1 и $1/(1 + \varepsilon^2)$, причём число таких

колебаний («волн» на графике АЧХ) тем больше, чем выше порядок фильтра. Поскольку амплитуда всех этих колебаний одинакова, то фильтр Чебышева называют также фильтром равных пульсаций.

В *инверсном фильтре Чебышева* АЧХ монотонно изменяется в полосе пропускания и пульсирует в полосе заграждения. Эта АЧХ описывается соотношением

$$|G(\overline{\omega})|^2 = \frac{\varepsilon^2 T_{n^2}(1/\overline{\omega})}{1 + \varepsilon^2 T_{n^2}(1/\overline{\omega})}$$

В полосе заграждения такого фильтра квадрат АЧХ $|G(\overline{\omega})|^2$ пульсирует между значениями 0 и $e^2/(1+e^2)$.

У *эллиптического фильтра* АЧХ характеризуется равномерными пульсациями как в полосе пропускания, так и в полосе заграждения.

В *фильтре Бесселя* наилучшая аппроксимация ищется не для амплитудно-частотной, а для фазо-частотной характеристики фильтра. Для того чтобы фильтр не искажал сигнала, спектр которого лежит в полосе пропускания, требуется, чтобы запаздывание выходного сигнала относительно входного было одинаковым для всех гармоник. Поскольку фазовый сдвиг измеряется в долях периода рассматриваемой гармоники, то постоянство времени запаздывания равносильно линейной частотной зависимости фазового выходного сигнала относительно входного сигнала фильтра. Фильтр Бесселя обеспечивает наилучшее приближение реальной фазо-частотной характеристики к идеальной зависимости, соответствующей постоянному запаздыванию. Зависимость времени запаздывания от частоты для фильтра Бесселя имеет такой же характер, как АЧХ для фильтра Баттерворта.

На рис. 224 показаны примеры АЧХ фильтров 4-го порядка различных типов. Фильтр Чебышева и эллиптический фильтр в данном случае характеризуются пульсациями в полосе пропускания, размах которых равен 0,5 дБ, а инверсный фильтр Чебышева и




Рис. 224.

эллиптический фильтр имеют в полосе заграждения пульсации, вершины которых лежат на уровне -40 дБ. Для всех фильтров выбрана одинаковая частота среза $\omega = 1$ при спаде АЧХ, равном 0,5 дБ.

Из рис. 224 видно, что наибольшую скорость спада АЧХ в переходной области (между полосами пропускания и заграждения) имеет эллиптический фильтр. Далее следуют фильтры Чебышева, инверсные Чебышева и Баттерворта. Наихудшим в этом смысле является фильтр Бесселя. Однако при скачке входного сигнала выходное напряжение фильтра Бесселя устанавливается наиболее быстро, а у эллиптического фильтра и фильтра Чебышева – наиболее медленно.

10.2. Расчёт и реализация активных фильтров

Передаточные функции фильтров могут быть разложены на сомножители 2-го и 1-го порядка. В случае чётного n передаточные функции так называемых полиномиальных фильтров – Баттерворта, Чебышева и Бесселя – приобретают вид

$$G(p) = \prod_{i=1}^{n/2} \frac{c_i \omega_c^2}{p^2 + pb_i \omega_c + c_i \omega_c^2}$$

Таблица 21

Порядок фильтра		2	4		6		
Номер звена		1	1	2	1	2	3
Фильтр Баттерворта	b	1,4	0,7	1,8	0,5	1,4	1,9
		142	654	478	176	142	319
	c	1,0000	1,0000	1,0000	1,0000	1,0000	1,0000
Фильтр Чебышева, q_1 =0,5 дБ	b	1,4	0,3	0,8	0,1	1,4	0,57
		256	507	476	553	243	96 0,1570
	c	1,5162	1,0635	0,3564	1,0230	0,5900	
Фильтр Чебышева, $q_1 = 1$ дБ	b	1,0	0,2	0,6	0,1	0,3	0,4
		977	791	737	244	398	641
	c	1,1025	0,9865	0,2794	0,9907	0,5577	0,1247
Фильтр Чебышева, $q_1 = 2$ дБ	b	0,8	0,2	0,5	0,0	0,2	0,35
		038	098	064	939	567	06 0,0999
	c	0,8231	0,9287	0,2216	0,9660	0,5329	
Инверсны й фильтр Чебышева, $q_2 = -40$ дБ	a	10	4,7	27,	2,1	4,0	29,
		0,99	485	676	487	094	927
	b	1,4141	0,6892	2,0315	0,3791	1,3338	2,5582
	c	1,0099	1,0375	1,2667	1,0346	1,3323	1,8705
Инверсный фильтр Чебышева, $q_1 = 0,5$ дБ; $q_2 =$ -40дБ	a	14	3,0	14,	1,3	9,9	1,8
		3,63	091	910	095	655	557
	b	1,4180	0,9071	0,2719	0,7701	0,3058	0,0650
	c	1,5214	1,0614	1,0614	0,3176	0,7965	1,0142
Инверсный фильтр Чебышева, $q_1 = 2$ дБ; $q_2 =$ -40дБ	a	65,	2,2	10,	1,5	7,6	1,1
		875	207	214	696	393	786
	b	0,7987	0,5545	0,1518	0,4905	0,1704	0,0317
	c	0,8293	0,2991	0,9548	0,2315	0,7759	0,9905
Фильтр Бесселя	b	3,0	5,7	4,2	5,0	8,4	7,4
		000	924	076	319	967	714
	c	3,0000	9,1401	11,488	26,514	18,801	20,853

Для неполиномиальных фильтров, т. е. инверсного фильтра Чебышева и

эллиптического фильтра, получаем

$$G(p) = \prod_{i=1}^{n/2} \frac{(p^2 + a_i \omega_c^2) c_i / a_i}{p^2 + p b_i \omega_c + c_i \omega_c^2}$$

Введение в выше описанные формулы частоты среза ω_c даёт возможность оперировать безразмерными коэффициентами a_i , b_i , c_i .

В табл.21 даны эти коэффициенты для некоторых фильтров 2-го, 4-го и 6-го порядка. Эти данные заимствованы из справочника, где они приведены с большим числом значащих цифр и для существенно большего числа разновидностей фильтров. В табл.1 приняты обозначения: q_1 – уровень минимумов пульсаций АЧХ в полосе пропускания (уровень максимумов принят за 0 дБ); q_2 – уровень максимумов пульсаций АЧХ в полосе заграждения (между этими максимумами АЧХ спадает до нуля, т. е., в децибелах, до $-\infty$). Значения -0,5; -1 и -2 дБ соответствуют отклонениям от 100%, примерно равным -5,6; -10,9 и 20,6%. Уровень -40 дБ соответствует значению 1%.

Коэффициенты a_i , b_i , c_i , приведены в табл.21, рассчитаны так, что на частоте среза ω_c АЧХ фильтров Баттерворта и инверсного фильтра Чебышева имеют спад около -3 дБ (точнее, уменьшаются до уровня $1/\sqrt{2}$). Для фильтров Чебышева и эллиптического АЧХ на частоте ω_c имеет спад, равный минимуму пульсаций в полосе пропускания. При использовании коэффициентов из табл. 21 АЧХ этих фильтров в полосе пропускания пульсирует между уровнями $1/(10^{q_1/20})$ и 1. Так, например, при $q_1 = -2$ дБ АЧХ пульсирует между уровнями $1/0,794=1,26$ и 1. Наконец, для фильтра Бесселя на частоте ω_c задержка сигнала равна примерно $1/\omega_c$.

Для воспроизведения передаточных функций можно использовать соединённые последовательно звенья 2-го порядка. Чаще других для реализации активных фильтров применяют звенья, схемы которых показаны на рис. 225 и 226.

Звено по схеме рис 225,а построено на основе неинвертирующего

усилителя или, как его называют в теории активных фильтров, источника напряжения, управляемого напряжением (ещё одно название – структура Сален-Ки). Для этой цепи передаточная функция имеет вид

$$G(p) = \frac{1 + R_4/R_3}{1 + pC_2(R_1 + R_2) - pC_1R_1R_4/R_3 + p^2C_1C_2R_1R_2}$$




Рис. 225.




Рис. 226.

Звено по схеме рис. 225,б называют звеном с многопетлевой обратной связью или структурой Рауха. Для него

$$G(p) = -\frac{R_2/R_1}{1 + pC_2(R_2 + R_3 + R_2R_3/R_1) + p^2C_1C_2R_2R_3}$$

Звенья, показанные на рис. 225, пригодны для реализации только полиномиальных фильтров (Баттерворта, Чебышева и Бесселя). Более универсальным, хотя и более сложным, является биквадратное звено, схема которого показана на рис. 226. Для него можно найти

$$G_1(p) = \frac{U_{\text{ВЫХ1}}(p)}{U_{\text{ВХ}}(p)} = \frac{-\frac{R_5}{R_8} + pC_2 \frac{R_5 R_6}{R_2} \left(\frac{R_2}{R_1} - \frac{R_3}{R_7}\right) - p^2 C_1 C_2 \frac{R_3 R_5 R_6}{R_7}}{1 + pC_2 R_3 R_5 R_6 / (R_2 R_4) + p^2 C_1 C_2 R_3 R_5 R_6 / R_4} ;$$

$$G_2(p) = \frac{U_{\text{ВЫХ2}}(p)}{U_{\text{ВХ}}(p)} = \frac{-\frac{R_6}{R_1} + \frac{R_3}{R_2} \left(\frac{R_6}{R_7} - \frac{R_5 R_6}{R_4 R_8}\right) (1 + pC_1 R_2)}{1 + pC_2 R_3 R_5 R_6 / (R_2 R_4) + p^2 C_1 C_2 R_3 R_5 R_6 / R_4}$$

Если принять $R_1 R_3 = R_2 R_7$, то $U_{\text{ВЫХ1}}$ можно использовать как выходное напряжение звена эллиптического фильтра или инверсного фильтра Чебышева. Если же $R_7 = \infty$ и $R_8 = \infty$, то выходное напряжение $U_{\text{ВЫХ2}}$ соответствует звену 2-го порядка фильтров Баттерворта, Чебышева и Бесселя. Биквадратное звено (рис. 226) менее чувствительно, чем звенья по схеме рис. 225, к неточности элементов и проще в настройке.

Нетрудно вывести формулы для расчёта сопротивлений и ёмкостей выбранных звеньев 2-го порядка.

Рекомендуется следующий порядок расчёта ФНЧ. Исходно задаются частота среза фильтра $f_c = \omega_c / (2\pi)$ и коэффициент усиления звена в полосе пропускания A . Расчёт во всех случаях начинают с выбора ёмкости C_1 . Для того чтобы получить приемлемые сопротивления резисторов, рекомендуется выбирать C_1 примерно равной $10 / f_c$ (мкФ), где f_c – частота среза в герцах.

При использовании схемы рис. 225,а вначале определяют C_2 , R_1 и R_2 (значения a , b , c берут из табл.21):

$$C_2 \leq [A - 1 + b^2 / (4c)] C_1 ;$$

$$R_1 = \frac{1 / (p f_c C_1)}{b + \sqrt{b^2 + 4c(A - 1) - 4cC_2 / C_1}} ;$$

$$R_2 = 1 / [cC_1 C_2 R_1 (2\pi f_c)^2] .$$

Наконец, исходя из заданного коэффициента усиления A находят сопротивления R_3 и R_4 . Если $A=1$, то $R_3 = \infty$, $R_4=0$. Если $A>1$, то, исходя из

равенства сопротивлений для входных токов И- и Н- входов ОУ, нетрудно получить соотношения

$$\begin{aligned} R_3 &= A(R_1 + R_2)/(A - 1); \\ R_4 &= A(R_1 + R_2). \end{aligned}$$

Для схемы рис. 225,б расчёт также начинают с выбора ёмкости $C \approx 10/f_c$ (мкФ), где f_c – частота среза, Гц. Далее используют формулы:

$$\begin{aligned} C_2 &\leq b^2 C_1 / [4c(|A| + 1)]; \\ R_2 &= \frac{(|A| + 1) / (pf_c C_1)}{b + \sqrt{b^2 - 4c(|A| + 1)C_2/C_1}}; \\ R_1 &= R_2/|A|; \\ R_3 &= 1/[cC_1 C_2 (2pf_c)^2 R_2]. \end{aligned}$$

Для биквадратного звена полиномиального фильтра (рис. 3.2) выходным является напряжение $U_{\text{вых2}}$; при этом $R_7 = \infty$, $R_8 = \infty$, целесообразное значение C_1 находят также, как и в предыдущих случаях, а затем определяют остальные элементы:

$$\begin{aligned} C_2 &= C_1; \quad R_4 = 1/(2pf_c C_1); \quad R_3 = R_5 = R_4; \\ R_1 &= R_4/(Ac); \quad R_2 = R_4/b; \quad R_6 = R_4/c. \end{aligned}$$

Биквадратное звено неполиномиальных фильтров (рис. 226, $U_{\text{вых}} = U_{\text{вых1}}$) рассчитывают, пользуясь соотношениями:

$$\begin{aligned} R_1 &= a/(Abc2pf_c C_1); \quad R_2 = 1/(b2pf_c C_1); \quad R_4 = R_3; \\ R_5 &= C_1 R_6/C_2; \quad R_6 = 1/(2pf_c C_1 \sqrt{c}); \quad R_7 = aR_3/(Ac); \\ R_8 &= 1/(A2pf_c C_2 \sqrt{c}). \end{aligned}$$

При этом целесообразное значение ёмкости C_1 выбирают так же, как и раньше ($C_1 \approx 10/f_c$, где C_1 в микрофарадах, а в герцах), а C_2 и R_3 выбирают так, чтобы уменьшить разброс получаемых в результате расчёта сопротивлений. Для большинства случаев можно принимать $C_2 = C_1$ и $R_3 = 1/(2pf_c C_1)$.

Передаточные функции фильтров верхних частот можно получить, вместо p подставить $\omega^2/s/p$. При этом для неполиномиальных фильтров характер передаточной функции сохраняется, изменяются только её коэффициенты. Это

значит, что неполиномиальные фильтры верхних частот реализуют с помощью точно таких же схем, как и фильтры нижних частот, но при других сопротивлениях и ёмкостях. Для полиномиальных фильтров передаточные функции для ФНЧ и ФВЧ различаются по своему характеру. Во всех случаях коэффициенты передаточных функций ФВЧ могут быть рассчитаны, исходя из данных, приведённых в табл.1, и заданной частоты среза $f_c = \omega_c / (2\pi)$.

Звенья второго порядка, пригодные для реализации полиномиальных фильтров верхних частот, легко получить, исходя из соответствующих звеньев фильтров нижних частот. При этом в схеме рис. 3.1,а резисторы R_1 , R_2 заменяются на конденсаторы, а конденсаторы C_1 , C_2 – на резисторы. В схеме рис. 2.25,б аналогично резисторы R_1 , R_2 , R_3 заменяются конденсаторами, а конденсаторы C_1 , C_2 – резисторами.

В схеме рис. 3.2 в качестве выходного напряжения звена полиномиального ФВЧ следует использовать напряжение $U_{\text{вых1}}$, при этом нужно принять $R_8 = \infty$ и выполнить условие $R_1 R_3 = R_2 R_7$.

Формулы для расчёта фильтров верхних частот мы здесь не приводим. Читатель может вывести их сам или воспользоваться одним из справочных пособий. Что касается полосно-пропускающих и полосно-заграждающих фильтров, то их можно построить, комбинируя соответствующим образом фильтры нижних и верхних частот.